专利名称：异步传送模式信元解扰电路的制作方法
技术领域：
本发明涉及解扰电路，特别是用于ATM(异步传送模式)信元的解扰电路。
在常规ATM传输系统中，使用ATM信元扰频电路以使接收终端以信元同步形式与一序列信元同步，由ATM信元解扰电路根据诸如″自同步扰频器″，ANSI T1.646-1995 11.3之类的标准对扰频信息解扰。图5示出信元解扰电路模块的结构。参考图5，描述信元解扰电路模块1的工作。参见图5，一个扰频ATM信元序列101和一个与ATM信元序列101同步并由信元同步电路(未示出)提取的信元首标信号103输入到信元解扰电路2。当扰频ATM信元的信元同步状况是全同步或是预同步时，信元解扰电路2对除由与使用生成多项式X43+1的自同步扰频方法对应的信元首标信号103表示的其定时数据外的扰频ATM信元序列101解扰。信元解扰电路2输出该结果作为解扰ATM信元序列102。“自同步扰频器”把输入数据与生成多项式的最大次数项相乘并将该结果除以生成多项式″。换句话说，信元扰频器把输入数据与X43相乘，然后把其结果除以X43+1。因此，信元扰频器输出一个48字节的扰频结果。
图6示出信元解扰电路2的结构。解扰的ATM信元序列101被送到一个43级移位寄存器21。当阻断信号103无效时，该43级移位寄存器21移位扰频ATM信元序列101。当阻断信号103有效时，该43级移位寄存器不对扰频ATM信元序列101移位。43级移位寄存器21在43个级中延迟扰频ATM信元序列101。当阻断信号103无效时，加法电路22输出43级移位寄存器21中的延迟数据与扰频ATM信元序列101的相加结果。当阻断信号103有效时，加法电路22输出扰频ATM信元序列。
图7示出扰频ATM信元序列与由常规解扰电路进行的解扰操作之间的关系。参见图7，每个ATM信元由一个首标部分(5字节)和一个有效负载部分(48字节)组成。因此，每个ATM信元的长度是53字节。ATM信元序列包含在更高层中使用的必需ATM信元和诸如空闲信元(空白信元)和未分配信元之类的非必需ATM信元。信元解扰电路仅对扰频ATM信元序列每个ATM信元的有效负载部分(除首标部分之外)解扰，而与该ATM信元是必需的还是非必需的无关。信元解扰电路通过阻断该信元扰频ATM信元序列来输出解扰的ATM信元序列。
常规ATM信元解扰电路对所有扰频ATM信元解扰。因此，常规ATM信元解扰电路对未在更高层中使用的非必需ATM信元(例如空闲信元和未分配信元)解扰。结果是，由于对非必需的ATM信元进行解扰操作而增加了电路的功耗。
鉴于上述观点做出了本发明。本发明的一个目的是提供一种信元解扰电路，对诸如未在更高层中使用的空闲信元和未分配信元之类的非必需ATM信元停止信元解扰操作一预定时段，以便对必需的ATM信元正常解扰并因此而降低电路功耗。
本发明的第一方面是一种ATM信元解扰电路，用于检测处在每个信元预同步或全同步状态下的扰频ATM信元序列每个信元的首标部分和有效负载部分，对有效负载部分解扰，和输出解扰的ATM信元序列，该电路包括用于确定每个ATM信元是否是未在ATM通信的更高层中使用的非必需ATM信元的装置，以便在一预定时段停止信元解扰操作。
该预定时段是指刚好在非必需ATM信元的首标部分之后到对下一个ATM信元的正常ATM信元解扰操作所需的数据开始的时段。
当非必需的ATM信元连续出现时，该预定时段是指刚好在第一非必需ATM信元的首标部分之后到最后的非必需ATM信元恰好在其之前的必需ATM信元的正常ATM信元解扰操作所需的数据开始的时段。
本发明的第二方面是一种ATM信元解扰电路，用于检测处在每个信元预同步或全同步状态下的扰频ATM信元序列每个信元的首标部分和有效负载部分，对有效负载部分解扰，和输出解扰的ATM信元序列，该电路包括一个信元首标码型提取装置，用于输入扰频ATM信元序列和一个信元首标信号；一个非必需信元检测装置，用于输入由信元首标码型提取装置提取的信元首标码型并输出非必需信元检测信号；一个非必需信元定时分配装置，用于输入信元首标信号和扰频ATM信元序列并输出信元解扰器阻断信号和与非必需信元检测信号对应的信元扰频器输入数据；和一个信元解扰器电路，用于对与信元解扰器阻断信号对应的信元解扰器输入数据解扰。
根据本发明，检测诸如未在更高层中使用的空闲信元和未分配信元之类的非必需ATM信元。针对这些非必需ATM信元停止信元解扰操作。因此，由于仅对必需信元进行信元解扰操作，可降低电路功耗。
按照下面如附图所示的本发明最佳模式实施例的详细描述将使本发明的这些和其它目的、特性和优点变得更加显而易见。
图1是根据本发明一个实施例的信元解扰电路结构的方框图；图2是图1所示的信元解扰器阻断信号产生装置3的结构实例的方框图；图3是说明根据本发明该实施例的解扰电路操作的定时图；图4是说明根据本发明另一个实施例的信元解扰电路操作实例的定时图；图5是常规信元解扰电路结构的方框图；图6是图5所示信元解扰电路2的结构实例的方框图；和图7是说明常规信元解扰电路操作的定时图。
下面参考附图描述本发明的一个实施例。
图1是根据本发明一个实施例的信元解扰电路结构的方框图。为简化起见，在图1中，与图5中那些相同的部分用相同参考标号表示并省略对其描述。在图1中，信元解扰电路包括信元解扰器阻断信号产生装置3和信元解扰电路2。信元解扰器阻断信号产生装置3输入扰频ATM信元序列101和信元首标信号。信元解扰电路2输入从信元解扰器阻断信号产生装置3接收的信元解扰器输入数据101′和信元解扰器阻断信号103′。信元解扰电路2对已在发送侧被扰频的ATM信元序列解扰并输出解扰的ATM信元序列。
图1所示结构与图5所示结构之间的区别在于信元解扰器阻断信号产生装置3合理地设置在信元解扰电路2的上游级。信元解扰器阻断信号产生装置3产生使信元解扰电路对诸如未在更高层中使用的空闲信元和未分配信元之类的非必需ATM信元停止其操作的信号。图1所示结构的其它部分的操作与图5中所示的那些相同。在扰频ATM信元按各种标准定义为全同步或预同步的情况下，在ATM通信装置中对每个信元的有效负载进行ATM信元扰频/解扰操作。在标准ANSI T1,646-1995中，当扰频ATM信元全或预同步时，由使用生成多项式X43+1的自同步解扰方法对其首标部分已从每个信元取出的有效负载部分解扰。对ATM信元序列扰频的目的是防止在出现一连串″1″或″0″NRZ的情况下丢失ATM信元的定时。因此，通过对数据扰频，可有效地保持其定时。
图3是说明扰频ATM信元序列和由根据本发明实施例的信元解扰电路进行的解扰操作之间关系的示意图。为简化起见，在图3中，与图6中那些相同的部分用相同参考标号表示。参见图3，扰频ATM信元序列由ATM信元组成。每个ATM信元由未被扰频的首标部分(5字节)和作为用户信息区的扰频有效负载部分(48字节)组成。因此，每个ATM信元的长度是53字节。通常，必需ATM信元的传输速度并不总是与从ATM层传送的信元的传输速度匹配。为使这些传输速度匹配，在ATM信元序列中安插空闲信元(空白信元)。如图3下面的部分所示，仅对每个必需ATM信元的有效负载部分和每个非必需ATM信元有效负载部分的最后部分进行解扰操作。
根据图1所示实施例的信元解扰器阻断信号产生装置3输出信元解扰器阻断信号，以停止对每个ATM信元首标部分的信元解扰操作。另外，信元解扰器阻断信号产生装置3输出信元解扰器阻断信号，以便刚好在一个非必需ATM信元的首标部分之后到对下一个ATM信元的正常信元解扰操作所需的数据开始的预定时段停止信元解扰操作。
实际上，对下一个ATM信元的正常信元解扰操作所需的数据是图6所示43级移位寄存器中存储的数据。信元解扰电路对已被延迟43个时钟脉冲的数据和当前数据进行″异″运算，并输出该结果作为解扰数据。因此，为正常地进行解扰操作，43个时钟脉冲之前的数据应已存储在该43级移位寄存器中。
当ATM信元序列的所有ATM信元为必需时，可对与标准中定义的时段对应的每个ATM信元的有效负载部分进行解扰操作。然而，当对非必需信元进行解扰操作时，消耗过量电能。这种情况下，由于43级移位寄存器存储后面跟有至少一个非必需信元的必需信元的最后43个比特，如果对后面仅跟有一个非必需信元的必需信元的有效负载进行解扰操作，得到与相关技术参考不同的异常计算结果。为防止该问题，43级移位寄存器存储后面仅跟有一个必需信元的非必需信元的最后43个比特。
对应于信元解扰器阻断信号，信元扰频电路2使对诸如未在更高层中使用的空闲信元和未分配信元之类的非必需ATM信元的信元解扰操作停止。
图2是根据图1所示实施例的信元解扰器阻断信号产生装置3的结构实例的方框图。参考图2，扰频ATM信元序列101和表示其每个ATM信元的首标部分的信元首标信号103输入到信元标题码型提取装置31。信元首标码型提取装置31从扰频ATM信元序列101的每个ATM信元提取40比特数据的信元首标码型104，并向非必需信元检测装置32输出该信元首标码型104。非必需信元检测装置32把信元首标码型104的40比特数据与预定非必需信元的首标码型的40比特数据比较，并确定当前信元是必需信元还是非必需信元。在当前信元是非必需信元时，非必需信元检测装置32使非必需信元检测信号105在非必需信元时段中有效。更高层中非必需信元的实例是空闲信元和未分配信元。空闲信元和未分配信元的信元首标码型如下空闲信元 40′h 00 00 00 01 52未分配信元40′h 00 00 00 00 55因此，非必需信元检测装置32只检测这些代码序列并输出非必需信元检测信号105。非必需信元检测信号105、扰频ATM信元序列101、和信元首标信号103输入到非必需信元定时分配装置33。非必需信元定时分配装置33产生信元解扰器阻断信号，使其信元解扰电路下游在不需要对ATM信元序列101进行解扰操作的时段(即每个ATM信元首标部分的时段或除了非必需信元有效负载的最后43个比特外的时段)停止。当然，ATM信元序列101被延迟了信元首标码型提取装置31、非必需信元检测装置32、和非必需信元定时分配装置33操作所需的时段。因此，产生具有与信元解扰器阻断信号103′相同延迟时段的信元解扰输入数据101′。
信元解扰器输入数据101′和信元解扰器阻断数据103′输出到图1所示的信元解扰电路2。
下面参考附图详细描述根据该实施例的解扰电路的工作。信元首标码型提取装置31从与该信元首标信号103对应的扰频ATM信元流101提取信元首标码型104。非必需信元检测装置32确定该信元首标码型104是否与未在更高层中使用的非必需ATM信元匹配。当该信元首标码型104与一个非必需ATM信元匹配时，非必需信元检测装置32输出非必需信元检测信号105。非必需信元定时分配装置33从与信元首标信号103和非必需信元检测信号105对应的扰频ATM序列101提取使信元解扰操作停止的定时，并将提取的定时作为信元解扰器阻断信号103′输出。另外，非必需信元定时分配装置33输出使ATM信元序列101与定时信号103′同步的信元解扰器输入数据101′。在首标部分的时段和刚好在非必需ATM信元的首标部分之后到对下一个ATM信元的正常信元解扰操作所需的数据开始的时段停止信元解扰操作。
由于信元解扰器阻断信号产生装置3具有这样的结构，可停止对诸如空闲信元和未分配信元之类的非必需ATM信元进行信元解扰操作。因此，可降低电路的功耗。
图4是本发明另一个实施例的示意图。在图4中，扰频ATM信元序列由一个必需的ATM信元、两个非必需的ATM信元(例如空白信元)、和几个必需ATM信元组成。在该扰频ATM信元序列中，对每个必需ATM信元的有效负载部分和后面刚好跟有一个必需ATM信元的非必需ATM信元有效负载部分的最后部分进行解扰操作。因此，解扰信号作为解调信号输出。
图4所示解扰操作与图3所示解扰操作的区别在于是否对除连续的非必需ATM信元的最后信元外的非必需ATM信元停止信元解扰操作。由于图1所示的信元解扰器阻断信号产生装置3以这样一种方式控制信元解扰操作，可对比图3所示解扰操作大的区域停止图4中所示的解扰操作。
根据本发明，检测诸如未在更高层中使用的空闲信元和未分配信元之类的非必需ATM信元。对于所检测的非必需ATM信元，在预定时段停止信元解扰操作。因此，对必需的信元正常解扰，而非必需信元以其扰频状态连续传输。由于清楚地区分了非必需信元并停止其解扰操作，可降低电路的功耗。
虽然已根据本发明的最佳模式实施例给出并描述了本发明，应该理解，本领域技术在不脱离本发明精神和范围的情况下可对其形式和细节做出上述和各种其它改变、省略、和增加。
权利要求
1．一种ATM信元解扰电路，用于检测处在每个信元预同步或全同步状态下的扰频ATM信元序列每个信元的首标部分和有效负载部分，对有效负载部分解扰，和输出解扰的ATM信元序列，其特征在于该电路包括用于确定每个ATM信元是否是未在ATM通信的更高层中使用的非必需ATM信元的装置，以便在一预定时段停止信元解扰操作。
2．根据权利要求1所述的ATM信元解扰电路，其中预定时段是指刚好在非必需ATM信元的首标部分之后到对下一个ATM信元的正常ATM信元解扰操作所需的数据开始的时段。
3．根据权利要求1所述的ATM信元解扰电路，其中当非必需的ATM信元连续出现时，该预定时段是指刚好在第一非必需ATM信元的首标部分之后到最后的非必需ATM信元恰好在其之前的必需ATM信元的正常ATM信元解扰操作所需的数据开始的时段。
4．一种ATM信元解扰电路，用于检测处在每个信元预同步或全同步状态下的扰频ATM信元序列每个信元的首标部分和有效负载部分，对有效负载部分解扰，和输出解扰的ATM信元序列，其特征在于该电路包括信元首标码型提取装置，用于输入扰频ATM信元序列和一个信元首标信号；非必需信元检测装置，用于输入由所述信元首标码型提取装置提取的信元首标码型并输出非必需信元检测信号；非必需信元定时分配装置，用于输入信元首标信号和扰频ATM信元序列并输出信元解扰器阻断信号和与非必需信元检测信号对应的信元扰频器输入数据；和一个信元解扰器电路，用于对与信元解扰器阻断信号对应的信元解扰器输入数据解扰。
5．一种ATM信元解扰电路，包括检测器，用于检测处在信元预同步状态和全同步状态的状态中的扰频ATM信元序列每个信元的首标部分和有效负载部分；解扰器，用于对有效负载部分解扰；和用于输出解扰的ATM信元序列的装置；其特征在于所述检测器确定每个ATM信元是否是未在ATM通信的更高层中使用的非必需ATM信元，和所述解扰器停止信元解扰操作预定是段。
6．根据权利要求5所述的ATM信元解扰电路，其中预定时段是指刚好在非必需ATM信元的首标部分之后到对下一个ATM信元的正常ATM信元解扰操作所需的数据开始的时段。
7．根据权利要求5所述的ATM信元解扰电路，其中当非必需的ATM信元连续出现时，该预定时段是指刚好在第一非必需ATM信元的首标部分之后到最后的非必需ATM信元恰好在其之前的必需ATM信元的正常ATM信元解扰操作所需的数据开始的时段。
全文摘要
公开一种ATM信元解扰电路,用于检测处在每个信元预同步或全同步状态下的扰频ATM信元序列每个信元的首标部分和有效负载部分,对有效负载部分解扰,和输出解扰的ATM信元序列。该电路包括用于确定每个ATM信元是否是未在ATM通信的更高层中使用的非必需ATM信元的装置,以便在一预定时段停止信元解扰操作。
文档编号H04Q11/04GK1212532SQ98103490
公开日1999年3月31日 申请日期1998年8月5日 优先权日1997年8月5日
发明者菅原英一 申请人:日本电气株式会社