TP报文从MAC接收到MAC发送出的完整的延迟时戳信息。
[0074]入方向处理模块、出方向处理模块和发送方向的MAC中进行的具体的推算过程及相应的计算公式上面有具体介绍，这里便不再赘述。
[0075]本发明的技术内容及技术特征已揭示如上，然而熟悉本领域的技术人员仍可能基于本发明的教示及揭示而作种种不背离本发明精神的替换及修饰，因此，本发明保护范围应不限于实施例所揭示的内容，而应包括各种不背离本发明的替换及修饰，并为本专利申请权利要求所涵盖。
【主权项】
1.一种PTP引擎广播时戳的方法，其特征在于，包括:PTP引擎将调整后的低位的纳秒时戳信息广播给所有报文接收方向的MAC和报文发送方向的MAC，同时将完整的时戳信息传送给入方向处理模块和出方向处理模块，所述完整的时戳信息包括完整的纳秒时戳信息和调整后的秒加纳秒时戳信息。
2.根据权利要求1所述的PTP引擎广播时戳的方法，其特征在于，所述PTP引擎将调整后的低位的16比特纳秒时戳信息广播给所有报文接收方向的MAC和报文发送方向的MAC，所述完整的时戳信息包括62比特纳秒时戳信息和调整后的62比特秒加纳秒时戳信息。
3.根据权利要求2所述的PTP引擎广播时戳的方法，其特征在于，从所述接收方向的MAC接收到报文，到报文传到所述入方向处理模块的延迟不超过216纳秒，以及从所述出方向处理模块发出报文，到报文到达所述发送方向的MAC的延迟同样不超过216纳秒。
4.一种基于权利要求1所述的PTP引擎广播时戳的方法的芯片处理时戳的方法，其特征在于，包括以下步骤: SI，报文接收方向的MAC收到PTP报文时，将捕捉的由PTP引擎广播的低位的纳秒时戳信息记录下来，和所述PTP报文汇聚后传送给入方向处理模块； S2，在所述入方向处理模块内，根据所述低位的纳秒时戳信息和自身收到的所述完整的纳秒时戳信息，推算出报文进入所述报文接收方向的MAC时完整的时戳信息； S3，在所述出方向处理模块内，记录其接收到报文时的纳秒时戳信息，再根据步骤S2中推算的报文进入接收方向的MAC时完整的时戳信息，计算出报文从接收方向的MAC接收到出方向处理模块的延迟时戳信息，所述延迟时戳信息的报文头随着所述PTP报文传送给所述报文发送方向的任意一 MAC ； S4，所述报文发送方向的MAC记录接收所述延迟时戳信息的报文头时的纳秒时戳信息，再根据步骤S3计算出的所述延迟时戳信息，推算出所述PTP报文从MAC接收到MAC发送出的完整的延迟时戳信息。
5.根据权利要求4所述的芯片处理时戳的方法，其特征在于，所述S2中，推算出报文进入所述报文接收方向的MAC时完整的时戳信息的过程为:对应的逻辑推算公式为:FTS_1[61:16] = (FTS_2[15:0]彡 FTS_1[15:0]) ? FTS_2[61:16]-1:FTS_2[61:16]； 其中，FTS_1[61:16]表示推算出的报文进入接收方向的MAC时的高比特时戳，FTS_1 [15:0]表示报文进入接收方向MAC时，PTP引擎广播的低16位纳秒时戳，FTS_2[61:O]表示报文进入入方向处理模块时，接收到的完整的62比特纳秒时戳信息。
6.根据权利要求4或5所述的芯片处理时戳的方法，其特征在于，所述S3中，计算所述报文经接收方向的MAC接收到出方向处理模块的延迟时戳信息的公式为:FTS_4[47:0] = FTS_3[61:0]-FTS_l[61:0]； 其中，FTS_4[47:0]表示报文经接收方向的MAC接收到出方向处理模块的延迟时戳；FTS_3[61:0]表示出方向处理模块接收到PTP报文时的纳秒时戳信息；FTS_1[61:0]表示报文进入接收方向的MAC时完整的时戳信息。
7.根据权利要求4所述的芯片处理时戳的方法，其特征在于，所述S4中，推算出报文从MAC接收到MAC发送出的完整的延迟时戳信息的逻辑推算公式为:FTS_7[15:0] = FTS_5[15:0]-FTS_3[15:0]；FTS_6[47:0] = FTS_7[15:0]+FTS_4[47:0]； 其中，FTS_7[15:0]表示报文从出方向处理模块到发送方向MAC的纳秒延迟时间，FTS_5[15:0]表示报文进入发送方向MAC时广播的低16比特纳秒时戳信息，FTS_3[15:0]表示出方向处理模块接收到PTP报文时的低16比特纳秒时戳，FTS_6[47:0]为报文从MAC接收到MAC发送的纳秒延迟时间，FTS_4[47:0]为报文经接收方向的MAC接收到出方向处理模块的纳秒延迟时间。
8.—种芯片处理时戳的装置，其特征在于，包括PTP引擎、复数个接收方向的MAC、入方向处理模块、流量控制模块、出方向处理模块和复数个发送方向的MAC， 所述PTP引擎用于发送低位的16比特纳秒时戳信息给所有所述接收方向的MAC和发送方向的MAC，同时将完整的时戳信息传送给所述入方向处理模块和出方向处理模块； 所述入方向处理模块用于根据所述低位的16比特纳秒时戳信息和自身收到的所述完整的时戳信息，推算出所述PTP报文进入所述报文接收方向的MAC时完整的时戳信息； 所述流量控制模块用于将所述入方向处理模块发出的报文转发给所述出方向处理模块； 所述出方向处理模块用于记录其接收到所述PTP报文时的纳秒时间戳信息，再根据所述入方向处理模块推算的报文进入接收方向的MAC时完整的时戳信息，计算出报文经接收方向的MAC接收到出方向处理模块的延迟时戳信息，且将所述延迟时戳信息的报文头随着所述PTP报文传送给所述报文发送方向的任意一 MAC ； 所述发送方向的MAC用于记录接收所述延迟时戳信息的报文头时的纳秒时戳信息，再根据所述出方向处理模块推算出的所述延迟时戳信息，计算出所述PTP报文从MAC接收到MAC发送出的完整的延迟时戳信息。
9.根据权利要求8所述的芯片处理时戳的装置，其特征在于，所述装置还包括报文汇聚模块和报文分发模块，所述报文汇聚模块用于将复数个所述接收方向的MAC接收的报文汇聚后发送给所述入方向处理模块；所述报文分发模块用于将所述出方向处理模块处理后的报文分发给所述发送方向的MAC。
10.根据权利要求8所述的芯片处理时戳的装置，其特征在于， 所述入方向处理模块推算出报文进入所述报文接收方向的MAC时完整的时戳信息的逻辑公式为:FTS_1[61:16] = (FTS_2[15:0]彡 FTS_1[15:0]) ? FTS_2[61:16]-1:FTS_2[61:16]，其中，FTS_1[61:16]表示推导出的报文进入接收方向的MAC时的高比特时戳，FTS_1 [15:0]表示报文进入接收方向MAC时，PTP引擎广播的低16位纳秒时戳，FTS_2[61:0]表示报文进入入方向处理模块时，接收到的完整的62比特纳秒时戳信息； 所述出方向处理模块计算报文经接收方向的MAC接收到出方向处理模块的延迟时戳信息的公式为:FTS_4[47:0] = FTS_3[61:0]-FTS_l[61:0]， 其中，FTS_4[47:0]表示报文经接收方向的MAC接收到出方向处理模块的延迟时戳；FTS_3[61:0]表示出方向处理模块接收到PTP报文时的纳秒时戳信息；FTS_1[61:0]表示报文进入接收方向的MAC时完整的时戳信息； 所述发送方向的MAC计算出报文从MAC接收到MAC发送出的完整的延迟时戳信息的逻辑公式为:FTS_7[15:0] = FTS_5[15:0]-FTS_3[15:0]；FTS_6[47:0] = FTS_7[15:0]+FTS_4[47:0]； 其中，FTS_7[15:0]表示报文从出方向处理模块到发送方向MAC的纳秒延迟时间，FTS_5[15:0]表示报文进入发送方向MAC时广播的低16比特纳秒时戳信息，FTS_3[15:0]表示出方向处理模块接收到PTP报文时的低16比特纳秒时戳，FTS_6[47:0]为报文从MAC接收到MAC发送的纳秒延迟时间，FTS_4[47:0]为报文经接收方向的MAC接收到出方向处理模块的纳秒延迟时间。
【专利摘要】本发明揭示了一种PTP引擎广播时戳的方法，PTP引擎减少广播时戳的比特数，将低位的纳秒时戳信息广播给所有报文接收方向的MAC和报文发送方向的MAC，同时将完整的时戳信息传送给入方向处理模块和出方向处理模块。基于该PTP引擎广播时戳的方法，本发明还提出了一种芯片处理时戳的方法，在入方向处理模块内推算出报文进入接收方向的MAC时的时戳信息，在出方向处理模块内计算出报文从接收方向的MAC接收到出方向处理模块的延迟时戳信息，最后在报文发送方向的MAC推算出报文从MAC接收到MAC发送出的延迟时戳信息。本发明大大减少了广播时戳信息在芯片内的走线，降低了芯片后端布线的拥塞以及逻辑资源。
【IPC分类】H04J3-06
【公开号】CN104579535
【申请号】CN201510003305
【发明人】蒋震, 王东
【申请人】盛科网络（苏州）有限公司
【公开日】2015年4月29日
【申请日】2015年1月6日