一种红外热成像设备的制造方法
【技术领域】
[0001]本发明涉及红外技术，特别涉及一种红外热成像设备。
【背景技术】
[0002]现有的红外热成像设备按照功能可分为两种类型，即测温型和非测温型，非测温型又可称为观测型。
[0003]通常，测温型的红外热成像设备仅能实现对于被测物体表面不同点的测温功能，而观测型的红外热成像设备仅能实现观测功能，即以观测图像的形式显示出被测物体表面不同点的温度差别。
[0004]可见，现有的红外热成像设备功能单一，从而限制了红外热成像设备的适用范围。
【发明内容】
[0005]有鉴于此，本发明提供了一种红外热成像设备，同时具备测温和观测功能，功能更为丰富。
[0006]为了达到上述目的，本发明的技术方案是这样实现的:
[0007]一种红外热成像设备，包括:FPGA和主芯片；
[0008]所述FPGA，用于对接收到的原始数据进行预处理，并分别根据预处理后的数据生成观测数据和测温数据，发送给所述主芯片；
[0009]所述主芯片，用于根据接收到的观测数据和测温数据完成观测和测温。
[0010]可见，本发明所述红外热成像设备同时具备测温和观测功能，功能更为丰富，从而适用范围更为广泛；而且，可做到实时处理，即能够实现实时的观测和测温功能。
【附图说明】
[0011]图1为本发明红外热成像设备实施例的组成结构示意图。
[0012]图2为本发明FPGA的组成结构示意图。
[0013]图3为本发明像素点复合方式的时序示意图。
[0014]图4为本发明行复合方式的时序示意图。
[0015]图5为本发明行复合方式的帧结构示意图。
[0016]图6为本发明帧复合方式的时序示意图。
【具体实施方式】
[0017]为了使本发明的技术方案更加清楚、明白，以下参照附图并举实施例，对本发明所述方案作进一步的详细说明。
[0018]图1为本发明红外热成像设备实施例的组成结构示意图。如图1所示，包括:现场可编程门阵列(FPGA,Field Programmable Gate Array)和主芯片，另外,还可进一步包括:光学系统、红外探测器、A/D转换模块、D/A转换模块、闪存(FLASH)和双倍速率同步动态随机存储器(DDR, Double Data Rate Synchronous Dynamic Random Access Memory)等，为简化附图，未表示出FLASH和DDR。
[0019]红外探测器将进入光学系统的、被测物体(热辐射体)发出的红外辐射转变为相应的电信号，并将得到的电信号发送给A/D转换模块；A/D转换模块对接收到的电信号进行模数转换，并将模数转换后的数据作为原始数据，发送给FPGA，所述原始数据通常为带有温度信息的14bit数字信号。
[0020]较佳地，为了提高信号质量，对于得到的电信号，还可进一步进行放大和整形等处理，之后再进行模数转换。
[0021]以下对其它各模块的功能分别进行介绍。
[0022]一)FPGA
[0023]本发明所述方案中，FPGA用于对接收到的原始数据进行预处理，并分别根据预处理后的数据生成观测数据和测温数据，发送给主芯片。
[0024]图2为本发明FPGA的组成结构示意图。如图2所示，包括:预处理模块、观测数据生成模块、测温数据生成模块以及合并模块。
[0025]I)预处理模块
[0026]预处理模块用于对接收到的原始数据进行预处理，并将预处理后的数据分别发送给观测数据生成模块和测温数据生成模块。
[0027]如图2所示，预处理模块中可具体包括:非均匀性校正单元和盲元校正单元。
[0028]其中，非均匀性校正单元，用于对接收到的14bit的原始数据进行非均匀性校正，并将非均匀性校正后的14bit数据发送给盲元校正单元。
[0029]盲元校正单元，用于对接收到的非均匀性校正后的14bit数据进行盲元校正，并将盲元校正后的14bit数据分别发送给观测数据生成模块和测温数据生成模块。
[0030]具体地，可在FLASH中保存有红外热成像设备出厂前，上位机生成并通过通用异步收发传输(UART, Universal Asynchronous Receiver Transmitter)接口发送到 FLASH中的非均匀性校正参数和盲元校正参数。
[0031]相应地，非均匀性校正单元可从FLASH中获取非均匀性校正参数，并根据获取到的非均匀性校正参数完成非均匀性校正；同样，盲元校正单元可从FLASH中获取盲元校正参数，并根据获取到的盲元校正参数完成盲元校正。
[0032]较佳地，非均匀性校正单元和盲元校正单元均支持开关模式。
[0033]这样，当上位机生成非均匀性校正参数时，即在进行参数提取时，可令非均匀性校正单元处于关闭模式，从而使得参数提取可基于14bit的原始数据进行，进而提高了后续校正结果的准确性。
[0034]类似地，当上位机生成盲元校正参数时，即在做盲元判定时，可令盲元校正单元处于关闭模式，从而使得盲元判定可基于非均匀性校正后的14bit数据进行，进而提高了后续校正结果的准确性。
[0035]如何进行参数提取和盲元判定以及如何进行非均匀性校正和盲元校正均为现有技术。
[0036]当红外热成像设备上电工作时(出厂后)，非均匀性校正单元和盲元校正单元均处于开启模式。
[0037]2)观测数据生成模块
[0038]观测数据生成模块用于根据接收到的预处理后的数据生成观测数据，并将生成的观测数据发送给合并模块。
[0039]如图2所示，观测数据生成模块中可具体包括:压缩单元、去噪单元、图像增强单元和伪彩色处理单元。
[0040]压缩单元，用于利用预定压缩算法，对接收到的14bit数据进行从14bit到Sbit的映射，并将得到的8bit数据发送给去噪单元。
[0041]去噪单元，用于对接收到的Sbit数据进行去噪处理，并将去噪处理后的Sbit数据发送给图像增强单元。
[0042]图像增强单元，用于对接收到的去噪处理后的Sbit数据进行图像增强处理，并将图像增强处理后的8bit数据发送给伪彩色处理单元。
[0043]伪彩色处理单元，用于对接收到的图像增强处理后的Sbit数据进行伪彩色处理，并将伪彩色处理后的16bit数据发送给合并模块。
[0044]如何进行14bit到Sbit的映射、去噪、图像增强以及伪彩色处理等均为现有技术。
[0045]如图2所示，观测数据生成模块中还可进一步包括:缩放单元和656编码单元。
[0046]相应地，伪彩色处理单元可进一步用于，将伪彩色处理后的16bit数据发送给缩放单元。
[0047]缩放单元，用于对接收到的伪彩色处理后的16bit数据进行缩放处理，并将缩放处理后的16bit数据发送给656编码单元。
[0048]656编码单元，用于对接收到的缩放处理后的16bit数据进行656编码，并将656编码后的数据发送给D/A转换模块。
[0049]D/A转换模块，用于对接收到的656编码后的数据进行数模转换，得到进行本地显示所需的数据。
[0050]可将数模转换后的数据在本地显示，以便于进行现场的安装及调试等。
[0051]如何进行缩放、656编码、数模转换以及本地显示等均为现有技术。
[0052]3)测温数据生成模块
[0053]测温数据生成模块用于根据接收到的预处理后的数据生成测温数据，并将生成的测温数据发送给合并模块。
[0054]如图2所示，测温数据生成模块中可包括:测温数据转换单元。
[0055]测温数据转换单元，用于将接收到的盲元校正后的14bit数据转换为可反映被测物体真实温度的14bit测温数据，并发送给合并模块。
[0056]具体地，可在FLASH中保存有红外热成像设备出厂前，上位机生成并通过UART接口发送到FLASH中的转换曲线。相应地，测温数据转换单元可从FLASH中获取转换曲线，并根据获取到的转换曲线完成数据转换。
[0057]另外，测温数据转换单元也可支持开关模式。
[0058]这样，当上位机通过测温标定拟合生成转换曲线时，可令测温数据转换单元处于关闭模式，从而使得标定过程可基于盲元校正后的14bit数据进行，进而提高了后续转换结果的准确性。
[0059]当红外热成像设备上电工作时(出厂后)，测温数据转换单元将处于开启模式。
[0060]如何生成转换曲线以及如何进行数据转换均为现有技术。
[0061]4)合并模块
[0062]合并模块用于对接收到的观测数据和测温数据进行合并，并将合并后的数据发送给主芯片。
[0063]如图2所示，合并模块中可具体包括:合并处理单元，另外还可进一步包括:融合单元。
[0064]合并处理单元，用于当FPGA采用特殊频点的数据传输方式向主芯片传输数据时，将接收到的观测数据和测温数据进行合并后写入到DDR中，之后按照发送时钟频点将合并后的数据按照帧的格式从DDR中读出，并发送给主芯片；当FPGA采用非特殊频点的数据传输方式向主芯片传输数据时，将接收到的观测数据和测温数据进行合并后，发送给主芯片。
[0065]当存在控制信息需要发送时，融合单元将获取到的控制信息与接收自合并处理单元的合并后的数据进行融合，并将融合后的数据发送给主芯片，如何进行融合为现有技术。
[0066]如果采用特殊频点的数据传输方式，探测器工作时钟频点和发送时钟频点很难保证来源于同一时钟源，为了进行时钟域对齐，需要先将观测数据和测温数据进行合并后写入到DDR中，之后再按照发送时钟频点将合并后的数据按照帧的格式从DDR中读取出来，如果采用非特殊频点的数据传输方式，则无需经过DDR缓存等处理，从而节省了内存带宽的开销。
[0067]在实际应用中，合并处理单元在对接收到的观测数据和测温数据进行合并时，可采用以下合并方式之一:像素点复合、行复合、帧复合，并可采用以下同步方式之一:内同步、外同步；具体采用哪种方式可根据实际需要而定。
[0068]图3为本发明像素点复合方式的时序示意图。如图3所示，其中的CHOPO表示通道O的第O个像素点，CHlPO表示通道I的第O个像素点,依此类推。
[0069]图4为本发明行复合方式的时序示意图。如图4所示，其中的斜线区域表示消隐区；CH0LINEX+0表示通道O的第X+0行，CH1LINEY+0表示通道I的第Y+0行，依此类推；HD表示原时钟域内的行同步信号，HD_2表示新(复合后)时钟域内的行同步信号。
[0070]图5为本发明行复合方式的帧结构示意图。如图5所示，数据无效区包含在VD