意操作，T表示操作行为的集合。本专利申请中代价最小操作 是取自Tfight=it2，t3，...，tw，t。}的操作函数，指对置换状态转移的硬件执行代价最小。
[0037] 定义3 [完备置换格雷码];对任意正整数n，如果S。的n!个置换形成一个有序 集，其中每个置换Jlk被最小代价操作函数tiGTdght=it2，t3，...，tw，t。}作用后，转移 到相邻的置换KW，即满足31w=t1(31k)，那么该个有序集被称为完备置换格雷码，表示 成n-PGC(complete化imitationGrayCode);如果还满足 3Ti=ti(3T。；），那么，该个有 序集被称为递归完备置换格雷码，表示成n-RPG"Re州rsivecomplete化imitationGray code)〇
[003引很显然，n-RPGC包含n!个操作函数和n! +1个置换，其中有n!个不同置换， 最后一个置换重复初始置换（或递归返回到初始置换）。为了使用基本单元电路（如循环 移位寄存器）来执行n-RPGC，定义下列有限状态机的模型。
[0039] 定义4[基于有限状态机的递归完备置换格雷码化ecursivecomplete PermutationGrayCodebasedonFinitestatemachine,RPGCF)]:设2。= (1, 2, . . . ,n} 表示输入符号集；Sn={>。JT2, . ..，JTk_i, 31k, 31w, . . .，31n! -1，31n! }表示状态集； 31kG 5。化G[1，n!])表示初始置换；Tdght=it2,tg,. . .，tn_i，t。}表示状态转移函数集， 任意tiGTdght是操作函数ti:S"XTdght一 表示输出状态集，它包含n-1个置换， 它们的结构是由分别插入n-1维的置换[JT2^13... 从第二个位置到最后一个 位置而得到。那么，五元组狂。，S。，JTk，Tdght，S?J定义了递归完备置换格雷码的有限状态机 模型，简写为n-RPGCF。
[0040] 下面的定理1给出了基于n-RPGCF排序的n!个置换的枚举结构，即n!个操作 函数构成的序列作用于初始置换所得到的递归完备置换阵列r(n，n!，2)。
[0041] 定理1 ;对任意正整数n，设kG[l，n!]表示n!个置换的索引，ikG[2，n] 表示n-1个操作函数索引。设吊也...心，U是任意操作函数，31 = 3Ti= [3Ti3i2. .. 31。]GS。是准初始置换。如果一个嵌套递归完备的S0F用fsw(n，n!)表示， 并由下列的序列构成，那么，当fsw(n，n!)作用于初始置换31府，必定准确的生成一个 基于n-RPGCF排序的r(n，n!，2)。
[0042]
【主权项】
1. 一种码长为η最小距离为d = n-1的置换码（n，n-1) PC构造方法，其特征在于： 所述置换码（n，n-1) PC由n-1个tn轨道构成，置换码的阵列尺寸为η (n-1) Xn，其构造 方法为：预先构造出每个、轨道的首置换π aeSn，a e [l，n-l]，一共有n-1个首置换， 形成（n-1) X η的轨道首置换阵列，通过对轨道首置换阵列中的每一个置换使用tn操作n-1 次，构成置换码（n，n-l)PC ;所述tn轨道是nXn的方阵，它的每一行和每一列都是一个置 换，并且下一行置换是上一行置换循环右移一位得到，第一行置换是最后一行置换循环右 移一位得到；所述置换是η个元素 π i Ji2. .. π 每一个元素在置换中--出现，并且每一 个元素只出现一次；所述tjt作是将一个置换的第η个元素移到最左边的位置，其它元素 依次右移； 所述置换码（n，n-l)PC是在η !个置换的特定n-RPGCF排序方式约束下构造出来的； 所述 n-RPGCF (Recursive complete Permutation Gray code on Finite state machine) 排序方式是利用操作函数集THght= {t2, t3,. . .，t^，tn}中的n-1个操作函数，形成由n ! 个操作函数所构成的嵌套递归操作函数序列（Sequence Of Function，SOF)，将操作函数序 列（SOF)作用于一个初始置换π Sn，β e [l，n !]，得到按照格雷码排列的、用有限 状态机执行的η !个置换所形成的完备置换阵列；所述n-RPGCF排序包含（n-1) !个、轨 道，从中选出包含下标为自然数的准单位置换JT1= [JT IJT2... JTn] e Sj^n-Iftn轨道 构成本发明的置换码（n，n-1) PC。
2. 根据权利要求1所述的置换码构造方法，其特征在于，所述轨道首置换阵列具体为， 对任意素数n，轨道首置换阵列服从如下排列规则： (一） 第一列按照下标1，3, 4,…，η-1，η顺序排列，有n-1个元素，不包含π 2; (二） 第二列的所有元素是Ji2; (三） 第三列的排列方式是：第一行元素是JT3，第二行元素是JT1，余下元素从第三行 到最后一行按照逆序Π n JT n_i. . · JT 5 JT 4依次放置，g卩第三列为[JT 3 JT i JT n JT n_i. . · JT 5 JT 4]τ; (四） 第一行所有元素按照自然数顺序排列，或者按照公差为1的等差数列排序，即第 一行是准单位置换H1= [JT I JT 2··· JTn]; (五） 第二行所有元素按照自然数顺序的逆序排列，然后用tn作用三次， (tjlw-i··· JT2JT1] = [J^J^JTiJTnJTn-i··· JT5JT4],即等号右边是轨道首置换阵列的 第二行； (六） 从第三行到最后一行的各行中，元素排列具有分段特征，按照如下规则排列： i) 一般规则：轨道首置换阵列的每一行是一个置换，每一行的分段是由等差数列来确 定，不同的行是由不同的公差和各分段的不同排列顺序加以区分； ii) 各行分段规则：第三行和第η-I行的公差是2,分为两段；第四行和第n-2行的公 差是3,分为三段；第五行和第n-3行的公差是4,分为4段；……;直到第1行和第 卜/ 2」+ 2行的公差均为卜/ 2」，段数为卜/ 2」段； iii) 每一行各分段内元素的排列规则：从第3行到第卜/2」+ 1行的每一行中，各分段 内的元素按照公差递减排列；从第L?/2」+ 2行到第η-I行的每一行中，各分段中的元素按 照公差递增排列；注意无论是递减计算还是递增计算，每段最后一个下标值的计算结果约 束在[1，η]的范围内，各段计算到大于η的第一个值则停止计算，并丢弃这个大于η的值； iv)在每一行中各分段的排列规则：从第3行到第卜/2」+ 1行，第一段的第一 个元素是当前行的第三个元素，每一行中各分段的排列顺序，由各行已知的第二个元 素 O 2)和已知的第三个元素共同确定；设ι(χ = η,?-1,...，|_?/2」+ 4,|_/ζ/2」+ 3)表 示从第三行到卜/2」+ 1行的第三个元素，也是第一个分段的第一个元素，设 '表示 当前段的最后一个元素，设表示下一段的第一个元素，由已知的π χ确定各行第一 段的最后一个元素 Jiy，这时JIy按照各分段内公差递减求得，因此π y也是已知的， πζ满足约束条件π χ-π2= π z-jiy，由此求出从第3行到第|_?/2」+ 1行的每一段的 起始位置的元素值Jiz;从第L?/2」+ 2行到第n-1行，第一段的第一个元素是H2，设 KO = [? / 2」+ 3扣/2」+ 4,...,? -1,?)表示从第卜/ 2」+ 2行到第n-1行的第一个元素，它是 已知的各行第一列元素；设表示当前段的最后一个元素，设π ￥表示下一段的第一个元 素；第一段的最后一个元素 ：π 第一段的第一个元素 π 2确定，g卩π V按照各分段内公差 递增求得，因此，：π #已知的，下一段的第一个元素 π w满足π u-Ji2= π v-Jiw，由此求得 Jiw，根据上述方法求出从第卜/2」+ 2行到第n-1行的每一段的起始位置的元素值。
3.-种码长为η最小距离为d = n-1的置换码（n，n-1) PC码字序列发生器，其特征在 于，所述码字序列发生器包括存储器、循环移位寄存器组和逻辑控制模块，其中： 所述存储器用于按照规定的码字排列顺序，保存置换码（n，n-l)PC的n(n-l)个码字， 当需要产生不同长度η的置换码（n，n-l)PC时，擦除原先码字，再次存入新产生的码字；所 述存储器设置两个控制信号端口 Pin和Pout、一个cp时钟脉冲输入端、两个地址输入端Re 和Wr、m位并行数据输入端Pd-in和m位并行数据输出端Pd-out ;所述存储器能够完成读 出和写入一个置换的功能，Re和Wr共用一组地址线，分别提供置换读出和写入的首地址， 每次读出或写入的首地址分别由控制逻辑模块的地址产生器通过ad-in和ad-out端口提 供； 所述循环移位寄存器组，由m个长度为η的双向循环移位寄存器组构成，所述循环移位 寄存器组具备四种操作功能，即在时钟脉冲控制下，执行m位并行η位串行左移输入、m位 并行η位串行循环右移、m位并行η位串行左移输出和m位并行η位串行循环左移的操作； 所述循环移位寄存器组设置两