个控制信号端口 Rin和Rout，一个异步清零端CR，一个cp时 钟脉冲输入端，m位并行数据输入端Rd-in和m位并行数据输出端Rd-out，在m个循环左移 回路中分别设置m个控制开关G ; 所述逻辑控制模块由计数器一、计数器二、计数器三、计数器四、地址产生器和组合 逻辑单元所组成，执行如下功能：所述地址产生器用于控制两个地址输出端口 ad-out和 ad-in分别向存储器的Re和Wr提供需要存储的置换的首地址；所述计数器一记录产生一 个tn轨道的所有置换所需要的脉冲数，以便控制下一个轨道首置换从存储器读出的时刻， 所述计数器一设置异步清零端CR，当计数器一输出0值时，启动发生器，并给地址产生器 提供读出首地址的信号，当计数器一输出非〇值时，启动计数器二，在计数器一工作的时间 内，计数器二和计数器三分时工作；所述计数器二记录一个轨道首置换从存储器转移到循 环移位寄存器组所需要的CP时钟脉冲周期数，所述计数器二返回O值时，启动计数器三；所 述计数器三记录两种操作的组合所需要的cp时钟周期数，即循环移位寄存器产生一个新 置换所需要的CP时钟周期数和循环移位寄存器左移输出一个置换所需要的CP时钟周期数 之和，所述计数器三由计数器二启动；所述计数器四记录第一个轨道首置换的第一个存储 码字输入循环移位寄存器到最后一个轨道首的最后一个存储码字输入循环移位寄存器期 间所需要的时钟周期数，通过使Pout = O来停止存储器的数据读出；所述组合逻辑单元分 别对计数器一、计数器二和计数器三的输出信号进行逻辑组合产生存储器和循环移位寄存 器组所需要的端口控制信号Rin、Rout、Pin和Pout，以及产生循环移位寄存器组中循环左 移回路的m个并行开关G的控制信号。
4. 根据权利要求3所述的置换码（n，n-1) PC码字序列发生器，其特征在于，所述存储器 具体为： 在存储器中，一个置换的每一个元素用m位二进制表示，占用m个存储单元，称为存储 器的一个存储码字；一个置换占用η个存储码字，n-1个轨道首置换占用η (n-1)个存储码 字；一个（n，n-l)PC码集合的n(n-l)个置换码字需要占用存储器的n2(n-l)个存储码字； 所述存储器对置换码（n，n-l)PC的存储结构是按照事先设定的任意方式排列置换码字，由 Re提供读出每个轨道首置换的首地址，由Wr提供写入置换的首地址；所述存储器用于在 Pin = 1时，一个存储码字的m位数据并行输入；当Pout = 1时，一个存储码字的m位数据 并行输出；当Pout = 0时，存储器不输出置换。
5. 根据权利要求3或4所述的置换码（n，n-1) PC码字序列发生器，其特征在于，所述循 环移位寄存器组具体为： 设m表示一个置换的每一个元素所需要的二进制数值的长度，需要m行η列的触发器 阵列来操作一个置换，m行的每一行由η个触发器形成既能循环右移又能循环左移的循环 移位寄存器，m个循环移位寄存器构成可进行m位并行操作的双向循环移位寄存器组，所述 循环移位寄存器组用于完成下述工作过程： 过程a--当Rin = 1、Rout = 0和Pout = 1时，在η个cp时钟脉冲期间，循环移位 寄存器组执行m位并行η位串行左移输入操作，将存储器中的一个轨道首置换转移到循环 移位寄存器组中，这时循环左移回路的m个并行开关G断开，循环移位寄存器组不执行m位 并行η位串行循环左移操作； 过程b--当Rin = 1和Rout = 1时，在1个cp时钟脉冲期间，循环移位寄存器组执 行m位并行η位串行循环右移操作，产生一个新置换； 过程c--当Rin = 0、Rout = 1和Pin = 1，并且循环左移回路的m个并行开关G接 通时，在η个cp时钟脉冲期间，循环移位寄存器组完成两个操作：通过m位并行η位串行 左移输出操作，将过程步骤b所产生的当前置换转移到存储器中，同时完成当前置换的m位 并行η位串行循环左移操作； 过程d--控制端Rin = 1和Rout = 1组合与Rin = 0、Rout = 1和Pin = 1组合分 别对应于过程b和过程c两种情况，它们轮流运行：即在1个cp时钟脉冲期间，循环移位 寄存器组完成一次m位并行η位串行循环右移操作，得到一个当前新置换；在接着的η个 cp时钟脉冲期间，循环移位寄存器组完成当前新置换的m位并行η位串行左移输出操作和 m位并行η位串行循环左移操作，将当前新产生的置换从循环移位寄存器组转移到存储器 中，并在循环移位寄存器中保持这个当前新置换，过程d需要执行n-1次，等效于对一个轨 道首置换执行αη)Μ操作，产生一个完整的t n轨道；过程e-一重复上述的过程a到过程 dn-Ι次，使循环移位寄存器组处理第二个轨道首置换，直到第n-1个轨道首置换，由此完成 一个置换码（n，n-1) PC的产生过程。
6.根据权利要求3或4所述的置换码（n，n-1) PC码字序列发生器，其特征在于，所述逻 辑控制模块具体为： 所述地址产生器用于为存储器提供读出置换和写入置换的首地址，读出和写入的首地 址根据实际要求所规定的置换码字存储顺序，以及置换码字长度n、轨道首阵列的置换数量 n-1和码字数量n (n-1)，离线计算出需要写入和读出的置换的首地址，事先存入地址产生 器的寄存器中； 所述计数器一为HiodQ1的加1计数器，从O开始加到Q i时返回0, Q 置为从存储器 转移到循环移位寄存器组的两个相邻轨道首置换之间所需要消耗的cp时钟脉冲数；所述 计数器一从Q1返回0时，启动计数器二开始计数，停止计数器三的工作，同时控制地址产生 器，使ad-out发出一个轨道首置换的首地址给Re，置换码（n，n-1) PC码字序列发生器执行 从存储器到循环移位寄存器组的m位并行η位串行左移输入操作；；所述计数器一利用异 步清零端CR置零，来启动整个置换码（n，n-l)PC码字序列发生器进入工作状态； 所述计数器二为modn的加1计数器，记录η个时钟脉冲后，返回0,并发出一个控制信 号，放弃对存储器和循环移位寄存器组所有端口的控制；在计数器二记录η个时钟脉冲期 间，输出非零值，始终保持Rin = l、Rout = 0、Pout = 1和m个并行的开关G断开的工作状 态，使整个发生器执行从存储器到循环移位寄存器组的m位并行η位串行左移输入操作；计 数器二由计数器一计数到Q 1返回0时启动，开始计数，因此在一个t η轨道的产生过程中，计 数器二只启动一次，并只工作η个时钟脉冲的时间，完成将轨道首置换从存储器到循环移 位寄存器组的转移任务；计数器二返回0值时，启动计数器三； 所述计数器三为mod (η+1)的加1计数器，记录η+1个时钟脉冲后，返回0,并重复进行 η+1的计数工作n-Ι次；计数器三由计数器二反回0值时，启动工作，直到计数器一计数到 Q1返回0时，停止工作；计数器三的工作原理是：计数器三输出0值时，通过组合逻辑单元， 在1个cp时钟脉冲内，使Rin = 1，Rout = 1，循环移位寄存器组执行m位并行η位串行循 环右移操作，产生一个新置换；当计数器三从1开始记录到第η+1个时钟脉冲期间，计数器 三输出非〇值，通过组合逻辑单元的设计，始终保持Rin = 0、Rout = 1和Pin = 1，以及使 循环左移回路的m个并行开关G接通，并且向地址产生器发出信号，使ad-in输出一个首地 址给Wr，置换码（n，n-1) PC码字序列发生器执行从循环移位寄存器组左移输出向存储器输 入一个置换的操作，同时循环移位寄存器组执行循环左移操作； 所述计数器四为mocUyra 1计数器，从0开始加1计数到Q 2时，返回0,同时发出控制 信号，使Pout = 0,存储器不再输出轨道首置换；Q2设置为从第一个轨道首置换的第一个存 储码字进入循环移位寄存器中到最后一个轨道首置换的最后一个存储码字进入循环移位 寄存器之间所需要消耗的cp时钟脉冲周期数； 所述组合逻辑单元用于将计数器一、计数器二和计数器三所产生的输出信号进行逻辑 组合，产生Pin、Pout、RiruRout四个端口和m个并行G开关的控制信号控制开关G的相应 的控制信号。
【专利摘要】本发明公开一种有效抵抗电力线窄带和脉冲噪声的置换码构造方法与码字序列发生器。置换码构造方法是指码长为n最小距离为n-1的置换码(n,n-1)PC代数结构设计方法，所述码字序列发生器是指码长n为素数、码集合势为Pn,d＝n(n-1)的置换码发生器原理电路。所述(n,n-1)PC在n！个置换的特定n-RPGCF排序规则约束下，由n-1个tn轨道构成，每个tn轨道的首置换构成轨道首阵列，该阵列的每一个置换由等差数列的不同公差和不同分段排序方式来设计，通过对该阵列中每一个置换使用tn操作n-1次，即生成(n,n-1)PC。所述码字序列发生器给每个元素分配m位，每个码字占用n×m个存储单元，其循环移位寄存器组由m组n个触发器构成，执行m位并行n位串行的左移输入、循环右移、左移输出和循环左移一系列操作，完成从轨道首阵列到n(n-1)个置换码字的生成过程。
【IPC分类】H04L1-00
【公开号】CN104836634
【申请号】CN201510073414
【发明人】彭立, 龚升
【申请人】华中科技大学
【公开日】2015年8月12日
【申请日】2015年2月12日