语“系统”和“网络”常被可互换地使用。CDMA系统可实现诸如通用地面无线电接入(UTRA)，cdma2000等无线电技术。UTRA包括宽带CDMA (W-CDMA)和CDMA的其它变体。此外，cdma2000涵盖IS-2000、IS-95和IS-856标准。TDMA系统可实现诸如全球移动通信系统(GSM)之类的无线电技术。OFDMA系统可以实现诸如演进UTRA(E-UTRA)、超移动宽带(UMB)、IEEE 802.11 (W1-Fi)、IEEE 802.16 (WiMAX)、IEEE 802.20、Flash-OFDM 等的无线电技术。UTRA和E-UTRA是通用移动电信系统(UMTS)的部分。3GPP长期演进(LTE)是使用E-UTRA的UMTS版本，其在下行链路上采用OFDMA而在上行链路上采用SC-FDMA。UTRA, E-UTRA, UMTS, LTE和GSM在来自名为“第三代伙伴项目”(3GPP)的组织的文献中描述。另外，cdma2000和UMB在来自名为“第三代伙伴项目2”(3GPP2)的组织的文献中描述。此外，此类无线通信系统还可另外包括常使用非配对无执照频谱、802.XX无线LAN、蓝牙以及任何其他短程或长程无线通信技术的对等(例如，移动对移动)自组织(ad hoc)网络系统。
[0077]各个方面或特征将以可包括数个设备、组件、模块、及类似物的系统的形式来呈现。应理解和领会，各种系统可包括附加设备、组件、模块等，和/或可以并不包括结合附图所讨论的全部设备、组件、模块等。也可以使用这些办法的组合。
[0078]结合本文所公开的实施例描述的各种说明性逻辑、逻辑块、模块、和电路可用通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑器件、分立的门或晶体管逻辑、分立的硬件组件、或其设计成执行本文所描述功能的任何组合来实现或执行。通用处理器可以是微处理器，但在替换方案中，处理器可以是任何常规的处理器、控制器、微控制器、或状态机。处理器还可以被实现为计算设备的组合，例如DSP与微处理器的组合、多个微处理器、与DSP核心协同的一个或多个微处理器、或任何其它此类配置。此外，至少一个处理器可包括可作用于执行以上描述的一个或多个步骤和/或动作的一个或多个模块。
[0079]此外，结合本文中所公开的方面描述的方法或算法的步骤和/或动作可直接在硬件中、在由处理器执行的软件模块中、或在这两者的组合中实施。软件模块可驻留在RAM存储器、闪存、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM、或本领域中所知的任何其他形式的存储介质中。存储介质可耦合到处理器以使得该处理器能从/向该存储介质读写信息。替换地，存储介质可以被整合到处理器。此外，在一些方面，处理器和存储介质可驻留在ASIC中。另外，ASIC可驻留在用户终端中。替换地，处理器和存储介质可作为分立组件驻留在用户终端中。另外，在一些方面，方法或算法的步骤和/或动作可作为代码和/或指令之一或其任何组合或集合驻留在可被纳入到计算机程序产品中的机器可读介质和/或计算机可读介质上。
[0080]在一个或多个方面中，所描述的功能可在硬件、软件、固件或其任何组合中实现。如果在软件中实现，则各功能可作为一条或多条指令或代码存储在计算机可读介质上或藉其进行传送。计算机可读介质包括计算机存储介质和通信介质两者，包括促成计算机程序从一地向另一地转移的任何介质。存储介质可以是能被计算机访问的任何可用介质。作为示例而非限定，这样的计算机可读介质可包括RAM、ROM、EEPROM、CD-ROM或其它光盘存储、磁盘存储或其它磁存储设备、或能用于携带或存储指令或数据结构形式的期望程序代码且能被计算机访问的任何其它介质。并且，任何连接也可被称为计算机可读介质。例如，如果软件是使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)、或诸如红外、无线电、以及微波之类的无线技术从web网站、服务器、或其它远程源传送而来，则该同轴电缆、光纤电缆、双绞线、DSL、或诸如红外、无线电、以及微波之类的无线技术就被包括在介质的定义之中。如本文中所使用的盘和碟包括压缩碟(CD)、激光碟、光碟、数字多用碟(DVD)、软盘和蓝光碟，其中盘(disk)往往以磁的方式再现数据，而碟(disc)往往用激光以光学方式再现数据。上述的组合应当也被包括在计算机可读介质的范围内。
[0081]尽管前面的公开讨论了解说性的方面和/或实施例，但是应当注意，在其中可作出各种变更和改动而不会脱离所描述的这些方面和/或实施例的如由所附权利要求定义的范围。此外，尽管所描述的方面和/或实施例的要素可能是以单数来描述或主张权利的，但是复数也是已构想了的，除非显式地声明了限定于单数。另外，任何方面和/或实施例的全部或部分可与任何其他方面和/或实施例的全部或部分联用，除非另外声明。
【主权项】
1.一种用于提供被包括在接入终端中的UICC与处理器之间的支持所述UICC作出的异步命令处理的接口的方法，包括: 接收来自所述处理器的第一命令，其中所述第一命令是具有第一处理时间的复杂命令； 向所述处理器发送对所述第一命令的初始响应，其中所述初始响应包括与所述第一命令相关联的令牌； 处理所述第一命令达所述第一处理时间； 接收来自所述处理器的至少一个附加命令，其中所述至少一个附加命令中的每一个附加命令具有短于所述第一处理时间的处理时间； 完成对所述第一命令的处理； 完成对所述至少一个附加命令中的当前一个附加命令的处理，其中所述至少一个附加命令中的当前一个附加命令是在对所述第一命令的处理完成之前、期间或之后处理的命令；以及 向所述处理器发送对所述至少一个命令的当前一个附加命令的响应，其中所述响应包括所述令牌。2.如权利要求1所述的方法，其特征在于，进一步包括: 接收来自所述处理器的GET RESPONSE命令，其中所述GET RESPONSE命令包括所述令牌；以及 基于所述GET RESPONSE命令来发送对所述第一命令的最终响应。3.如权利要求1所述的方法，其特征在于，所述第一命令是与非电信相关应用相关联的命令。4.如权利要求1所述的方法，其特征在于，所述至少一个附加命令是电信相关命令或者与非电信相关应用相关联的复杂命令。5.如权利要求1所述的方法，其特征在于，处理所述第一命令包括与处理所述至少一个附加命令中的任一个附加命令并行地处理所述第一命令。6.如权利要求1所述的方法，其特征在于，处理所述第一命令包括在所述UICC不处理所述至少一个附加命令中的任一个附加命令时处理所述第一命令。7.如权利要求1所述的方法，其特征在于，接收所述第一命令包括在第一逻辑信道上接收所述第一命令。8.如权利要求7所述的方法，其特征在于，接收所述GETRESPONSE命令包括在所述第一逻辑信道上接收所述GET RESPONSE命令。9.如权利要求7所述的方法，其特征在于，接收所述至少一个附加命令包括在至少一个附加逻辑信道上接收所述至少一个附加命令，其中所述至少一个附加逻辑信道不同于所述第一逻辑信道。10.一种用于提供被包括在接入终端中的UICC与处理器之间的支持所述UICC作出的异步命令处理的接口的设备，包括: 用于接收来自所述处理器的第一命令的装置，其中所述第一命令是具有第一处理时间的复杂命令； 用于向所述处理器发送对所述第一命令的初始响应的装置，其中所述初始响应包括与所述第一命令相关联的令牌； 用于处理所述第一命令达所述第一处理时间的装置； 用于接收来自所述处理器的至少一个附加命令的装置，其中所述至少一个附加命令中的每一个附加命令具有短于所述第一处理时间的处理时间； 用于完成对所述第一命令的处理的装置； 用于完成对所述至少一个附加命令中的当前一个附加命令的处理的装置，其中所述至少一个附加命令中的当前一个附加命令是在对所述第一命令的处理完成之前、期间或之后处理的命令；以及 用于向所述处理器发送对所述至少一个附加命令中的当前一个附加命令的响应的装置，其中所述响应包括所述令牌。11.如权利要求10所述的设备，其特征在于，进一步包括: 用于接收来自所述处理器的GET RESPONSE命令的装置，其中所述GET RESPONSE命令包括所述令牌；以及 用于基于所述GET RESPONSE命令来发送对所述第一命令的最终响应的装置。12.如权利要求10所述的设备，其特征在于，所述第一命令是与非电信相关应用相关联的命令，并且其中所述至少一个附加命令是电信相关命令或者与非电信相关应用相关联的复杂命令。13.如权利要求10所述的设备，其特征在于，所述用于处理所述第一命令的装置包括用于与处理所述至少一个附加命令中的任一个附加命令并行地或者在所述UICC不处理所述至少一个附加命令中的任一个附加命令时处理所述第一命令的装置。14.如权利要求10所述的设备，其特征在于，所述用于接收所述第一命令的装置包括用于在第一逻辑信道上接收所述第一命令的装置，并且其中所述用于接收所述GETRESPONSE命令的装置包括用于在所述第一逻辑信道上接收所述GET RESPONSE命令的装置。15.如权利要求14所述的设备，其特征在于，所述用于接收所述至少一个附加命令的装置包括用于在至少一个附加逻辑信道上接收所述至少一个附加命令的装置，并且其中所述至少一个附加逻辑信道不同于所述第一逻辑信道。
【专利摘要】描述了用于提供被包括在接入终端中的UICC与处理器之间的支持UICC作出的异步命令处理的接口的技术。可从处理器接收具有第一处理时间的第一复杂命令。可向处理器发送包括令牌的对第一命令的初始响应。可处理第一命令达第一处理时间。可从处理器接收具有短于第一处理时间的至少一个附加命令。可完成对第一命令的处理。可完成对至少一个附加命令中的当前一个附加命令的处理，该当前一个附加命令在对第一命令的处理完成之前、期间或之后处理。可向处理器发送包括令牌的对至少一个附加命令中的该当前一个附加命令的响应。
【IPC分类】H04W4/00
【公开号】CN105191355
【申请号】CN201380074785
【发明人】M·伯洛尼, J·A·卢瓦卡巴, Y·康, N·M·贝克曼
【申请人】高通股份有限公司
【公开日】2015年12月23日
【申请日】2013年9月20日
【公告号】EP2976899A1, US8949476, US20140289500, WO2014149072A1