集图像帧数的控制寄存器L0CSC_CTRL、配置采集方式的采集方式配置寄存 器L0CSC_GATHER、查询图像完整性的图像完整性结果寄存器LOCSC_INTEGRITY、设置直接 存储器存储DMA的图像存放首地址的传输图像存放首地址L0CSC_ADDR、使能中断用的中断 使能寄存器L0CSC_INT_EN ;所述控制器模块1图像采集步骤如下： (1) 通过内核CPU6对控制器模块1的控制寄存器L0CSC_CTRL、采集方式配置寄存器、 传输图像存放首地址L0CSC_ADDR、中断使能寄存器L0CSC_INT_EN进行相应配置； (2) 配置好后控制寄存器L0CSC_CTRL使能采集图像； (3) 当采集完所需的图像帧数后，将采集到的所有图像的完整性结果写入到图像完整 性结果寄存器LOCSC_INTEGRITY，并产生一个中断，内核CPU6响应中断； (4)查询图像完整性结果寄存器LOCSC_INTEGRITY，对微控制单元内存内的有效图像做 处理。本发明通过配置采集图像幅数，只有当采集完所需要所有图像副数才会产生中断(例 如需要采集6副图像，那么采集完成6副图像后才产生一次中断)，解决了中断频繁的问题。 而在采集过程中，不需要CPU参与，CPU完全可以边采集，边处理图像，解决了采集、处理效 率问题。另外硬件能自动判断图像像素个数的完整性，然后将图像是否完整的结果写入到 一个寄存器，CPU可以通过查询图像完整性结果寄存器LOCSC_INTEGRITY，判断采集到的图 像哪些是有效图像，哪些是无效图像，不需要通过后续软件先处理所有图像，再判断图像完 整性的过程，从而进一步提高系统效率。
[0024] 本实施例步骤（3)中的图像完整性的条件包括： A、 计算每一行采集的像素点个数，任意一行采集的像素点不能少于或者多于配置的像 素点个数；例如需要采集一副640*480大小的图像，一行就应该采集640个像素点，在一行 有效时间内，如果采集到的数据大于或者小于640,就认为此行采集失败； B、 计算采集的行数，在一帧图像里不能多采集或者少采集配置的行数；例如需要采集 一副640*480大小的图像，就应该采集一共480行，在一帧有效时间内，采集的行数大于或 者小于480,就认为此帧失败； C、 检测帧信号结束标志，当在帧信号结束标志到来的时候，此时一帧图像需要采集到 所需数量的像素点个数，如果在帧信号结束标志到来的时候，此时一帧图像还没有采集到 所需数量的像素点个数，说明此帧不完整。本发明的图像必须满足上述3个条件才是完整 的。
[0025] 本实施例步骤（3)中图像完整性的条件中有任意一个条件不满足的话，此帧图像 采不完整，并立刻通知直接存储器存储DMA停止采集此帧图像，从下一帧开始采集新的图 像。图像完整性结果状态控制直接存储器存储DMA的工作状态，例如需要采集η副图像的 时候，图像完整性状态通知直接存储器存储DMA在采集图像时候，什么时候停止传输，什么 时候开始采集下一帧图像，直接存储器存储DMA将第η副图像存入到的RAM地址=首地址 +n*图像大小，上述过程全部硬件自动执行，不需要软件干预，极大的提高整个系统的效率。
[0026] 本实施例步骤（3)中的中断是否通知内核CPU由中断使能寄存器L0CSC_INT_EN控 制。
[0027] 本实施例所述采集方式配置寄存器L0CSC_GATHER包括配置每行采集数的列配置 寄存器L0CSC_PC0UNTER和配置每帧的行采集数的行配置寄存器L0CSC_HC0UNTER。
[0028] 本实施例还包括用来读取中断状态的中断状态寄存器LOCSC_INT_STATUS和中断 标志寄存器L0CSC_INT_FLAG。
[0029] 本实施例所述控制器模块1与微控制单元的内核CPU2是通过总桥线连接。控制 器模块1挂接在总线桥上，从而和内核CPU2进行信号传递。内核CPU2通过总线桥，传递一 个时钟模块给控制器模块1，提供控制器模块1工作的基准时钟。
[0030] 本实施例所述控制器模块1与CMOS传感器通过外接的GPI0 口连接。控制器模块 1通过11根外接的GPI0 口连接到CMOS的信号接口（VSYNC、HSYNC、PCLK、DATA[7:0])，并 且通过这11根GPI0 口接收CMOS的图像信号。
[0031] 本发明的各寄存器描述如表1 : 表1控制器模块寄存器列表
本发明的各寄存器的功能描述如下： 1、控制寄存器（LOCSC_CTRL)，LOCSC_CTRL用来配置控制器模块的控制信号。
[0032] 2、列配置寄存器（L0CSC_PC0UNTER)，L0CSC_PC0UNTER用来配置控制器模块的每 行采集数。
[0033] 3、行配置寄存器（L0CSC_HC0UNTER)，L0CSC_HC0UNTER用来配置每帧的行采集数。
[0034] 4、中断状态寄存器（LOCSC_INT_STATUS)，LOCSC_INT_STATUS用来读取中断状态。
[0035] 5、中断标志寄存器（L0CSC_INT_FLAG)，L0CSC_INT_FLAG为中断标志寄存器，写1 清零。
[0036] 6、中断使能寄存器（L0CSC_INT_EN)，L0CSC_INT_EN为中断使能寄存器。
[0037] 7、图像完整性结果寄存器（LOCSC_INTEGRITY)，LOCSC_INTEGRITY为图像完整性 查询寄存器。
[0038] 8、传输图像存放首地址（L0CSC_ADDR)，L0CSC_ADDR为DMA传输图像存放首地址。
【主权项】
1. 一种高效图像采集硬件控制器，其连接在CMOS传感器与微控制单元的内核CPU之 间，其特征在于：包括控制器模块，所述控制器模块内设置有直接存储器存储、设置控制方 式和采集图像帧数的控制寄存器、配置采集方式的采集方式配置寄存器、查询图像完整性 的图像完整性结果寄存器、设置直接存储器存储的图像存放首地址的传输图像存放首地 址、使能中断用的中断使能寄存器；所述控制器模块图像采集步骤如下： (1) 通过内核CPU对控制器模块的控制寄存器、采集方式配置寄存器、传输图像存放首 地址、中断使能寄存器进行相应配置； (2) 配置好后控制寄存器使能采集图像； (3) 当采集完所需的图像帧数后，将采集到的所有图像的完整性结果写入到图像完整 性结果寄存器，并产生一个中断，内核CPU响应中断； (4) 查询图像完整性结果寄存器，对微控制单元内存内的有效图像做处理。2. 如权利要求1所述的一种高效图像采集硬件控制器，其特征在于：步骤（3)中的图像 完整性的条件包括： A、 计算每一行采集的像素点个数，任意一行采集的像素点不能少于或者多于配置的像 素点个数； B、 计算采集的行数，在一帧图像里不能多采集或者少采集配置的行数； C、 检测帧信号结束标志，当在帧信号结束标志到来的时候，此时一帧图像需要采集到 所需数量的像素点个数。3. 如权利要求2所述的一种高效图像采集硬件控制器，其特征在于：步骤（3)中图像完 整性的条件中有任意一个条件不满足的话，此帧图像采不完整，并立刻通知直接存储器存 储停止采集此帧图像，从下一帧开始采集新的图像。4. 如权利要求1所述的一种高效图像采集硬件控制器，其特征在于：步骤（3)中的中断 是否通知内核CPU由中断使能寄存器控制。5. 如权利要求1所述的一种高效图像采集硬件控制器，其特征在于：所述采集方式配 置寄存器包括配置每行采集数的列配置寄存器和配置每帧的行采集数的行配置寄存器。6. 如权利要求1所述的一种高效图像采集硬件控制器，其特征在于：还包括用来读取 中断状态的中断状态寄存器和中断标志寄存器。7. 如权利要求1~6之一所述的一种高效图像采集硬件控制器，其特征在于：所述控制 器模块与微控制单元的内核CPU是通过总桥线连接。8. 如权利要求7所述的一种高效图像采集硬件控制器，其特征在于：所述控制器模块 与CMOS传感器通过外接的GPIO口连接。
【专利摘要】一种高效图像采集硬件控制器，其连接在CMOS传感器与微控制单元的内核CPU之间，包括控制器模块，所述控制器模块内设置有直接存储器存储、设置控制方式和采集图像帧数的控制寄存器、配置采集方式的采集方式配置寄存器、查询图像完整性的图像完整性结果寄存器、设置直接存储器存储的图像存放首地址的传输图像存放首地址、使能中断用的中断使能寄存器。本发明解决了中断频繁的问题，解决了采集、处理效率问题，进一步提高系统效率。
【IPC分类】H04N5/232
【公开号】CN105227839
【申请号】CN201510645708
【发明人】马震伟
【申请人】杭州晟元数据安全技术股份有限公司
【公开日】2016年1月6日
【申请日】2015年10月8日