他 情况下可以具体地适配一个或多个天线以用于特定的无线电接入网。由于与这样的电路系 统的设计和实现相关联的各种细节和工程权衡众所周知并且对于透彻理解本发明而言不 是必须的，所以在此没有示出另外的细节。
[0169]处理电路1210包括耦合到包括数据存储存储器1255和程序存储存储器1260的一 个或多个存储器设备1250的一个或多个处理器1240。在一些实施例中，在图12中被标识为 CPU1240的处理器1240可以是微处理器、微控制器、或者数字信号处理器。更一般地，处理 电路1210可以包括处理器/固件组合、专用数字硬件、或者其组合。存储器1250可以包括一 个或若干类型的存储器，诸如只读存储器(R0M)、随机存取存储器、高速缓存存储器、闪存存 储器设备、光学存储设备等。由于移动终端1200支持多个无线电接入网络，所以处理电路 1210在一些实施例中可以包括专用于一个或若干无线电接入技术的单独的处理资源。另 外，由于与用于移动设备的基带处理电路系统的设计相关联的各种细节和工程权衡众所周 知并且对于透彻理解本发明而言不是必须的，所以在此没有示出另外的细节。
[0170]处理电路1210的典型功能包括对发射信号的调制和编码以及对接收信号的解调 和解码。在本发明的若干实施例中，处理电路1210使用存储在程序存储存储器1260中的合 适的程序代码被适配用于例如执行以上所描述的用于控制移动终端1200的发射功率的技 术中的一个技术。当然，应当理解，并非需要在单个微处理器或者甚至在单个模块中执行这 些技术的全部步骤。
[0171] 类似地，以上描述的技术和过程中的若干可以在网络节点（诸如3GPP网络中的 eNodeB或其他节点）中实现。图13为采用以上描述的基于网络的技术中的任何技术的方法 能够在其中实现的无线网络接入点12的示意性图示。用于控制无线网络接入点12执行根据 本文中的实施例的方法的计算机程序存储在程序存储装置30中，程序存储装置30包括一个 或若干存储器设备。在体现本发明的方法的执行期间使用的数据存储在数据存储装置20 中，数据存储装置20还包括一个或多个存储器设备。在体现本发明的方法的执行期间，从程 序存储装置30取回程序步骤并且由中央处理单元(CPU)IOl来执行程序步骤，以根据需要从 数据存储装置20检索数据。由于根据本文中的实施例的方法的执行而产生的输出信息可以 存储回数据存储装置20，或者发送给输入/输出（I/O)接口 40，I/O接口 40包括用于向其他无 线网络节点发送以及从其他无线网络节点接收数据的网络接口并且还可以包括用于与一 个或多个终端通信的无线电收发器TX/RX50。
[0172] 因此，在本发明的各种实施例中，处理电路(诸如图13中的CPUlOl以及存储器电路 20和30)被配置成执行以上详细描述的技术中的一个或多个。同样，其他实施例可以包括包 含一个或多个这样的处理电路的基站和/或无线电网络控制器。在一些情况下，这些处理电 路配置有适当的程序代码，这些程序代码存储在一个或多个合适的存储器设备中并且用于 实现本文中所描述的技术中的一个或多个。当然，应当理解，并非必须在单个微处理器或者 甚至在单个模块中执行这些技术的所有步骤。
[0173]本领域技术人员应当理解，可以在不偏离本发明的范围的情况下对以上描述的实 施例做出各种修改。例如，虽然使用包括符合3GPP规定的LTE标准的通信系统的示例来描述 本发明的实施例，然而应当注意，所呈现的解决方案可以非常等同地适用于支持双连接的 其他网络。因此，应当认为以上描述的具体的实施例是示例性的而非限制本发明的范围。由 于不可能描述部件或技术的每个可想到的组合，所以本领域技术人员应当理解，本发明可 以用除了本文中具体给出的方式之外的其他方式来实现，而没有偏离本发明的基本特性。 因此应当认为所呈现的实施例是说明性的而非限制性的。
[0174]在本发明概念的各种实施例的所呈现的描述中，应当理解，本文中所使用的术语 仅出于描述特定实施例的目的，而非意在限制本发明的概念。除非另外定义，否则本文中所 使用的所有术语(包括技术术语和科学术语)具有与本发明概念所述领域的普通技术人员 一般所理解的相同的含义。还应当理解，诸如在一般使用的词典中所定义的术语应当被解 释为具有与其在本说明书和相关领域的上下文中的含义一致的含义，并且没有在理想化或 过于正式的意义上明确地解释本文中的定义。
[0175]当元件被称为"连接"、"耦合"、"响应"于另一元件或其变型时，其可以直接连接、 耦合或响应于另一元件或者可以存在中间元件。相反，当元件被称为"直接连接"、"直接耦 合"、"直接响应"于另一元件或其变型时，不存在中间元件。相似的附图标记始终指代相似 的元件。另外，本文中所使用的"连接"、"耦合"、"响应"或其变型可以包括无线地耦合、连 接、或响应。如本文中所使用的，单数形式的"一个(a)"、"一个(an)"和"该(the)"意在也包 括复数形式，除非上下文另外清楚地指出。众所周知的功能或构造可能为了简洁和/或清楚 而没有详细描述。术语"和/或"包括相关联的所列出的条目中的一个或多个中的任一项和 所有组合。
[0176] 应当理解，虽然术语"第一"、"第二"、"第三"等在本文中可以用于描述各种元件/ 操作，然而这些元件/操作不应当受到这些术语的限制。这些术语仅用于区分一个元件/操 作与另一元件/操作。因此，一些实施例中的第一元件/操作在其他实施例中可以称为第二 元件/操作而没有偏离本发明概念的教示。相同的附图标记遍及本说明书表示相同或相似 的元素。
[0177] 如本文中所使用的，术语"包括（comprise)"、"包括（comprising)"、"包括 (comprises)"、"包括（include)"、"包括(including)"、"包括(includes)"、"具有(have)"、 "具有(has)"、"具有(having)"或其变型是开放式的，并且包括一个或多个所陈述的特征、 整体、元素、步骤、部件或功能但是不排除一个或多个其他特征、整体、元素、步骤、部件、功 能或者其组的存在或添加。另外，如本文中所使用的，源于拉丁语短语"exempligratia"的 普通缩写"e.g.(例如)"可以用于介绍或规定先前提及的条目的一般示例，而非意在限制这 样的条目。源于拉丁语短语"idest，"的普通缩写"i.e.(即)"可以用于根据更一般的陈述 来规定特定条目。
[0178]本文中参考计算机实现的方法、装置(系统和/或设备)和/或计算机程序产品的框 图和/或流程图说明来描述示例实施例。应当理解，框图和/或流程图说明中的块、以及框图 和/或流程图说明中的块的组合可以用由一个或多个计算机电路执行的计算机程序指令来 实现。这些计算机程序指令可以被提供给通用计算机电路、专用计算机电路和/或其他可编 程数据处理电路的处理器电路以产生机器，使得经由计算机和/或其他可编程数据处理装 置的处理器执行的指令变换和控制晶体管、存储器位置中存储的值、以及这样的电路内的 其他硬件部件实现框图和/或流程图块中规定的功能，并且从而产生用于实现框图和/或流 程图块中规定的功能/动作的装置(功能)和/或结构。
[0179] 这些计算机程序指令也可以存储在有形计算机可读介质中，有形计算机可读介质 可以指示计算机或其他可编程数据处理装置按照特定的方式操作，使得计算机可读介质中 存储的指令产生包括实现框图和/或流程图块中规定的功能/动作的指令的制造品。因此， 本发明概念的实施例可以用硬件和/或用在处理器(诸如数字信号处理器）上运行的软件 (包括固件、驻留软件、微代码等）（其可以统称为"电路系统"、"模块"或其变型)来实施。
[0180] 还应当注意，在一些替选实现中，在块中表示的功能/动作可以不按照流程图中示 出的顺序来出现。例如，连续示出的两个块实际上可以基本上同时执行，或者块有时可以按 照相反的顺序来执行，这取决于所涉及的功能/动作。另外，可以将流程图和/或框图的给定 块的功能分为多个块和/或可以至少部分集成流程图和/或框图的两个或更多个块的功能。 最后，可以在图示的块之间添加/插入其他块，和/或可以在不偏离本发明概念的情况下省 略块/操作。另外，虽然其中一些图包括在通信路径上的箭头以示出主要通信方向，然而应 地理解，通信可以发生在与所描绘的箭头相反的方向上。
[0181] 可以对实施例做出很多变型和修改而基本上没有偏离本发明概念的原理。所有这 样的变型和修改意在被包括在本发明概念的范围内。因此，应当认为以上公开的主题是说 明性的，而非限制性的，并且实施例的所附示例意在覆盖落入本发明概念的范围内的所有 这样的修改、增强和其他实施例。因此，在法律许可的最大范围内，本发明概念的范围由本 公开内容的最广泛的可能的解释来确定，而不应当受到以上详细描述的约束或限制。
[0182] 应当理解，以上描述和附图表示本文中教示的方法和装置的非限制性示例。这样， 本文中教导的发明装置和技术不受以上描述和附图的限制。相反，本文中的实施例仅受以 下权利要求及其法律等同方案的限制。
【主权项】
1. 一种用于控制移动终端（10)的发射功率的方法，所述方法由双连接模式下的所述移 动终端（10)来执行，在所述双连接模式下所述移动终端（10)被配置成支持与两个或更多个 无线网络接入点（12，13)的两个或更多个同时期的链路，所述两个或更多个同时期的链路 包括第一链路和第二链路，所述方法包括： 基于对应的特定于链路的值，独立地计算（701)用于每个链路的相应的未缩放的上行 链路发射功率水平； 基于总功率约束以及以下各项中的一项或多项来计算(703)用于每个链路的相应的缩 放因子:针对每个链路的上行链路资源分配，使得用于与所述第二链路相比被分配有更多 资源的所述第一链路的所述缩放因子大于用于所述第二链路的所述缩放因子;每个链路的 链路质量，使得用于与所述第二链路相比具有更好的链路质量的所述第一链路的所述缩放 因子大于用于所述第二链路的所述缩放因子;每个链路的上行链路缓冲器状态，使得用于 与所述第二链路相比具有更多待发送的上行链路数据的所述第一链路的所述缩放因子大 于用于所述第二链路的所述缩放因子；以及每个链路的优先级，使得用于与所述第二链路 相比具有更高优先级的所述第一链路的所述缩放因子大于用于所述第二链路的所述缩放 因子； 将所述相应的缩放因子应用（704)于每个相应的未缩放的上行链路发射功率水平，以 获得对应的经缩放的功率水平；以及 以相应的经缩放的功率水平在所述两个或更多个同时期的链路上进行发射(705)。2. 根据权利要求1所述的方法，其中所述两个或更多个同时期的链路为两个同时期的 链路，并且用于每个链路的所述相应的未缩放的上行链路发射功率水平包括用于所述两个 同时期的链路的未缩放的功率水平PdPP 2,并且用于每个链路的所述相应的缩放因子为对 应的缩放因子^^阳，所述对应的缩放因子^^阳根据表达式<^1 +即2 < Pmax而与所述未缩放的 功率水平PjPP2相关，其中Pmax为所述总功率约束。3. 根据权利要求2所述的方法，其中用于所述两个同时期的链路的所述未缩放的功率 水平Pi和P2根据表达式αΡι+βΡ2 = Pmax而与所述对应的缩放因子α和β相关。4. 根据权利要求1所述的方法，其中所述两个或更多个同时期的链路为两个同时期的 链路，并且用于每个链路的所述相应的未缩放的上行链路发射功率水平包括用于所述两个 同时期的链路的未缩放的功率水平PdPP 2,并且用于每个链路的所述相应的缩放因子为对 应的缩放因子^^阳，所述对应的缩放因子^^阳根据表达式αPl +βP2 = PMAX而与所述未缩放的 功率水平Pi和P2相关，其中Pmax为所述总功率约束，并且其中用于每个链路的所述相应的缩 放因子的计算基于针对每个链路的上行链路资源分配，以使得：其中RdPR2分别表示向所述第一链路和所述第二链路分配的用于上行链路传输的资源 块的数目。5. 根据权利要求1所述的方法，其中所述两个或更多个同时期的链路为两个同时期的 链路，并且用于每个链路的所述相应的未缩放的上行链路发射功率水平包括用于所述两个 同时期的链路的未缩放的功率水平PdPP 2,并且用于每个链路的所述相应的缩放因子为对 应的缩放因子^^阳，所述对应的缩放因子^^阳根据表达式αPl +βP2 = PMAX而与所述未缩放的 功率水平Pi和P2相关，其中Pmax为所述总功率约束，并且其中用于每个链路的所述相应的缩 放因子的计算基于每个链路的链路质量，以使得：其中PGjPPG2分别表示用于所述第一链路和所述第二链路的路径增益。6. 根据权利要求1所述的方法，其中所述两个或更多个同时期的链路为两个同时期的 链路，并且用于每个链路的所述相应的未缩放的上行链路发射功率水平包括用于所述两个 同时期的链路的未缩放的功率水平PdPP 2,并且用于每个链路的所述相应的缩放因子为对 应的缩放因子^^阳，所述对应的缩放因子^^阳根据表达式aPl +βP2 = PMAX而与所述未缩放的 功率水平Pi和P2相关，其中Pmax为所述总功率约束，并且其中用于每个链路的所述相应的缩 放因子的计算基于每个链路的上行链路缓冲器状态，以使得：并且 β=1-α， 其中RGjPR