[0045]链路150可以具有多种形式。总体上，链路150包括一个或者多个耦合机构，诸如接线、线缆、印刷电路板(PCB)迹线、在IC、MCM、3D封装和/或组件中的导体或者半导体等，以便于数据和状态或控制信号的通信。在示例性实施例中，数据收发器142A使用串行通信将被编码的数据提供给数据收发器142B，或者反之亦然。然而，如本领域技术人员将理解的，根据期望，也可以使用其他通信协议或者方案。
[0046]在示例性实施例中，也可以发生其他操作，诸如，寻找字边界、在数据发射器(或者，收发器)与数据接收器(或者，收发器)之间建立锁定或者同步等等。这些操作的细节以及它们各自的实施方式是本领域技术人员已知的。而且，发射器(或者，发射的收发器)和接收器(或者，接收的收发器)可以自动协调一些参数使通信链路得到改善或者更好，例如，非零的连续差异偏移、或者在连续差异与连续长度之间的偏置等。
[0047]如指出的，本公开的一方面涉及改善通信，其中PAM，诸如PAM-4、PAM_8、或者一般地PAM-2N，其中N表示大于I的正整数。在PAM的情况下，在接收器/收发器的一些实施方式中，上升或者下降时间可以依赖于在数据中的具体变换。
[0048]图2A(未按比例绘制)示出了图示了在PAM-4系统中的信号变换的波形。示例PAM-4系统使用差分信号。由此，“TXN”和“TXP”分别指发射器经由链路发送至接收器的正负信号。PAM-4系统针对每个符号使用两个位。换言之，符号率等于位率(或者，时钟频率或者速率)
的一半。
[0049]在示出的示例中，？六1系统使用4个电压电平。电压电平构成-1￥、-0.5￥、+0.5￥和+IV。换言之，符号值依赖于信号TXN和TXP的电压电平(-lV、-0.5V、+0.5V和+IV)。在图2A的示例中，Vtxn = + IV并且Vtxp = -1 V表示00 ； Vtxn = +0.5V并且Vtxp = -0.5V表示OI ；以此类推，其中Vtxn和Vtxp分别表不信号TXN和TXP的电压。
[0050]注意，图2A列出了与TXN和TXP信号各自电压之差相对应的位值。由此，随着传输随时间进行，发射器向接收器发送符号00、01、11和10。
[0051]如指出的，在一些接收器或者收发器实施方式中，PAM信号的上升和下降时间可以依赖于具体变换。例如，从-0.5V至+1.0V的变换可以在与从+1.0V至+0.5V的变换不同的时间通过零电压点(注意，-0.5V、+0.5V电压仅仅是示例，在关于DC平衡的论述中，也可以考虑其他电压电平)。作为另一示例，将信号变换视为是时间的函数，如图2B中图示的。示出的示例假设有与示出的信号电平相对应的4个状态0、1、2和3。该图示出了信号状态O至3中所有可能的信号变换。每个状态与信号电压电平相对应，中心点或者共模电压在本实施例中标注为“O”。注意，例如，从状态O至状态2的变换在与从状态I至状态3的变换不同的时间点处通过中心点(在本文中为O伏)，即使这两个变换引起了相同的信号电压变化。在相位检测器(例如，下面结合图2D所描述的开关式(bang-bang)相位检测器)限于对称信号变换的情况下，一些变换有用(它们是向相位检测器的输入)，而一些变换无用，在这一点上连续长度受在有用状态之间的变换的影响。
[0052]图2C图示了根据示例性实施例的接收PAM信号并对其进行操作的接收器122的方块图。总体上，接收器122构成通信电路或者系统的物理层(PHY)的一部分。例如，在图2C中的接收器可以构成在图1A中的接收器122或者作为在图1B中的收发器电路144B的一部分的接收器。
[0053]接收器122接收来自链路118的信息。通常，接收器122对该信息执行一次或者多次操作。参考图2C，总体上，接收器122包括物理媒介附属(physical media attachment,PMA)12和物理编码子层(PCS) 15。
[0054]接收器122经由PMA12接收来自链路118的信息。PMA 12可以例如通过将该信息解串行化(deserialized当链路118构成串行通信链路时)，来处理接收到的信息。如下文详细描述的，根据期望，PMA 12可以执行多种功能，诸如偏移消除(校正或者倾向于校正半导体制备工艺的波动)、可编程均衡化(equalizat1n)等。PMA 12将处理后的信息提供给PCS15oPCS 15可以按照多种方式来处理该信息，例如，通过对该信息进行解码。虽然在示出的实施例中解码器26A-26N对从PMA 12接收到的信息执行了解码操作，但是在其他实施例中，除了解码之外或者替代解码，也可以执行其他操作。
[0055]在示出的实施例中，PMA12包括信号生成电路18，该信号生成电路18生成信号，用于在接收器122中处理信息并且用于将由此产生的信息提供给解串行化器24。信号生成电路18可以包括锁相环(PLL)电路。根据期望，信号生成电路18还可以包括时钟数据恢复(CDR)电路和/或时钟倍频单元(CMU)。在一些实施例中，PLL电路可以构成CDR电路或者CMU电路的一部分。
[0056]如本领域中的技术人员所理解的，均衡化电路21可以向信息提供均衡化。在一些实施例中，均衡化电路21可以是可编程的，例如，经由一个或多个控制信号30A、在控制器30的控制下。根据期望，PMA 12可以执行多种功能，诸如偏移消除(其校正或者倾向于校正半导体制备工艺波动)等。PMA 12将处理后的信息提供给PCS 15。解串行化器24将信息从串行形式转变为并行形式。
[0057]PCS 15可以执行多种信息处理任务，诸如解码。在示出的实施例中，解码器26A-26N分别对信息执行解码操作1-N(虽然除了编码之外或者替代编码，在其他实施例中也可以执行其他操作，如本领域中的技术人员所理解的)。更加具体地，解码器26A可以使用一个解码类型对信息进行解码，解码器26B可以使用与解码器26A不同的解码类型对信息进行解码，以此类推到解码器26N。根据期望，可以使用多种解码方案。
[0058]将解码操作的结果提供给多路复用器(MUX)28 JUX 28响应于来自控制器30的一个或多个控制信号30C，选择通过使用期望编码方案而解码的信息，并且将解码信息作为接收器122的输出提供。控制器30使用信号30B控制PCS 15的其他操作。根据期望，除了上面所描述的操作之外，PCS 15还可以支持时钟补偿、速率匹配、字对齐、误码监测、相位补偿、和/或其他操作。
[0059]如上面所指出的，信号生成电路18可以包括PLL电路。图2D图示了可以在示例性实施例中采用的PLL电路。PLL电路包括相位检测器32、滤波器35、电压控制振荡器38，以及可选地包括分配器(divider) 41。
[0060]输入或者参考频率f in驱动相位检测器32的输入，该输入或者参考频率f in可能关于接收到的数据或者从该数据导出。由分配器41(如果使用了分配器41)分配的VCO 38的输出，驱动相位检测器32的另一输入。由此，相位检测器32的输出提供相位检测器32的两个输入信号的相位差的测量量。
[0061]在一些实施例中，相位检测器32可以构成所谓的开关式相位检测器电路系统，虽然也可以使用其他类型的相位检测电路系统。开关式相位检测器通常包括向电容器提供电荷的电荷栗。电容器提供积分函数，并且提供了在频率fIN与foiIT之间的相位差的测量量(如下面所描述的。)
[0062]相位检测器32的输出驱动滤波器(例如，低通环路滤波器)35。滤波器35对相位检测器32的输出信号执行滤波操作(例如，低通滤波)，并且将由此产生的滤波信号提供给VCO38 ο更加具体地，滤波器35的输出驱动VCO 38的控制输入。
[0063]响应于从滤波器35接收到的控制输入，V⑶38通过使用频率fQUT生成输出信号。VCO 38的输出通过分配器41(若使用了分配器41)驱动相位检测器32的输入，如上面所指出的。由此，PLL电路包括环绕相位检测器32、滤波器35、VC0 38和分配器41 (若使用了)构成的反馈回路。
[0064]反馈环路的作用是减小频率fIN与f ClUT之间的相位差。响应于频率f IN与f ClUT，相位检测器32使VCO 38的振荡频率改变从而减小两个频率之间的相位差。当fIN与fciuT之间的相位差达到零(或者，被减小到足够小的值)时，PLL电路在锁定模式下操作。
[0065]当PLL电路在锁定模式下操作时，fIN= fQUT/R，其中R表示分配器41(若使用了分配器41)的除以R的操作。换言之，foux = fIN X R。如前面的等式所示，fin变化弓I起VCO 38的输出频率(B卩，fQUT)变化。假定fIN涉及至接收器的输入数据或者从至接收器的输入数据得到，那么数据变换引起VCO 38的振荡频率偏差。
[0066]如上面所指出的，在PAM系统中，PAM信号的上升和下降时间可能依赖于变换，即可能依赖于引起变换的开始电平和最终电平。例如，参考使用图2 A中示出信号电平的P AM系统，从各种开始电平变换到各种最终电平的变换可以在不同的时间通过共模电压(例如，在图2A中为O)。
[0067]结果，相位检测器32(见图2D)可以响应于变换的子集来更新PLL电路的状态(例如，使VCO 38的输出频率改变)。根据本公开的一个方面，在PAM系统中测量并且改善连续长度，可以基于使PLL电路的状态更新的一个或多个变换。
[0068]更加具体地，可以通过考虑并且使用这些数据变换来改善连续长度，这些数据变换使得相位检测器32(例如，开关式相位检测器)引起VCO 38加速(S卩，fQUT增加)或者减慢(即f out降低)。换言之，可以通过计算哪个数据变换会影响PLL电路(例如，会使VC038的输出频率变化)，来确定或者测量连续长度。可以基于哪个会改善连续长度来考虑对编码的各种选择，如下面将详细描述的。
[0069]本公开的另一方面涉及在PAM系统中改善DC平衡。在PAM-4、PAM_8或者一般地PAM-2%勿理层的情况下，可以基于在给定或者指定时间段内的信号电平的频率来确定DC平衡。可以将对应于传输一定数目的位的时段的DC平衡，按传输电压的加权平均数(S卩，考虑了对应于多个符号或者位图案的多个信号电平的发生频率的平均数)来计算。注意，在通常的系统中，传输电压的加权平均数是真实DC平衡的近似值。更加准确的DC平衡计算会将在先位的权重降低et/T，其中t是自该位以来所经过的时间，τ是电路的时间常数。一般而言，采用通常的系统，关注远远小于τ的t的值便足够了，从而使et/T的加权相当近似于J或者I。本领域技术人员认识到，也可以使用其他近似值。作为示例，在1Gbps链路中，t通常会小于10ns，而τ为50ys，从而产生在更简单的(simpler)加权平均数的2%以内的加权。
[0070]关于加权平均数的计算，例如考虑分别使用4个信号电平-1V、-0.5V、+0.5￥和1乂的PAM-4系统(例如见图2A)。假设该系统在电平0.5V下传输两个位并且在电平-1V下传输一个位。将计算加权平均数为(2 X0.5) + (1 X-1)或者O。由此，该系统会具有DC平衡O。
[0071]注意，如上面所描述的用于计算DC平衡的技术可以扩展至任何期望的PAM系统(一般地PAM-2N)。此外注意到，对于PAM-2系统(S卩，具有两个电压电平的系统)，根据上面的计算的DC平衡将与根据常规的计算确定的DC平衡相同。
[0072]一般而言，在PAM系统的情况下，DC平衡计算可以开始于任意的或者选择的时间点t = O。在一些实施例中，开始于该时间点，在期望数目的位(例如，67个位)内对链路电压进行检查。对于每一个变换，计算或者更新连续平均数(running average)，如上面所描述的。在已经检查了对应于期望数目的位的电压电平之后，得到最终加权平均数。
[0073]编码的各种选择可以基于哪个会改善DC平衡，如下面将详细描述的。通过将对应于各自的编码方案的平均数进行比较，可以选择使DC平衡得以改善或者校正(使DC平衡减小，或者，使其接近或者等于O)的编码方案。注意，根据期望，可以以逐字(一个数据字)为基准地执行编码方案的选择。此外，注意，可以为一个以上的数据字执行编码方案的选择以便改善或者校正DC平衡。
[0074]用于获得改进的连续长度和/或DC平衡的一个技术包括:在传输数据之前执行一次或者多次逻辑操作。更加具体地，可以在数据与另一信号(例如，时钟信号)之间执行逻辑操作，以改善连续长度和/或DC平衡。图3示出了根据示例性实施例的该技术。
[0075]更加具体地，图3中的电路布置示出了编码器114(见图1A)的一部分，虽然本领域技术人员理解，在图1B中示出的实施例中，也可以使用相似的布置来实施解码(例如，通过使用编码器/解码器146A和/或146B)。编码器114包括逻辑电路160，该逻辑电路160在示出的示例中具有两个输入。逻辑电路160的一个输入接收需要传输的数据。逻辑电路160的另一输入接收输入信号162(例如，从控制器(未示出)或者其他源接收到的输入信号)，诸如时钟或者编码信号(encoding signal)。响应于这些输入，逻辑电路160对数据和输入信号执行逻辑操作，并且将逻辑操作的结果提供为输出(被编码的数据)。
[0076]在示例性实施例中，逻辑电路160可以执行多种逻辑操作。在一些实施例中，逻辑电路160可以对数据执行一个以上的逻辑操作，或者可以对数据逻辑操作的中间结果执行一个以上的逻辑操作。在一些实施例中，逻辑电路160可以例如响应于从一个或者多个源(例如，控制器(未示出))提供的一个或多个控制信号、命令等，按照可编程的或者可配置的