显示模组的噪点检测装置及噪点检测方法
【专利摘要】本发明提供了一种显示模组的噪点检测装置，其包括：存储模块(110)、处理模块(120)以及编码模块(130)；存储模块(110)用于存储并行视频数据，处理模块(120)用于将存储的并行视频数据传输至编码模块(130)，编码模块(130)用于将存储的并行视频数据编码转换成串行视频数据，并将转换成的串行视频数据传输至显示模组(200)的时序控制器(210)；处理模块(120)用于接收时序控制器(210)根据转换成的串行视频数据产生的mini?LVDS数据，并将mini?LVDS数据转换成并行视频数据；处理模块(120)用于对存储的并行视频数据与转换成的并行视频数据进行比较，并根据比较结果确定显示模组(200)的噪点是否合格。本发通过对显示模组进行噪点检测，以确定显示模组是否合格。
【专利说明】
显示模组的噪点检测装置及噪点检测方法
技术领域
[0001]本发明属于检测技术领域，具体地讲，涉及一种显示模组的噪点检测装置及噪点检测方法。
【背景技术】
[0002]随着光电与半导体技术的演进，也带动了平板显示器(Flat Panel Display)的蓬勃发展，而在诸多平板显示器中，液晶显示器(Liquid Crystal Display，LCD)因具有高空间利用效率、低消耗功率、无辐射以及低电磁干扰等诸多优越特性，已被应用于生产生活的各个方面。
[0003]在液晶显示器的出厂之前，通常需要对液晶显示器的噪点进行检测，从而借此判断液晶显示器是否合格。因此，需要提供一种噪点检测装置，来完成对液晶显示器出厂前的噪点检测。
【发明内容】
[0004]为了实现上述目的，本发明提供了一种显示模组的噪点检测装置，其包括:存储模块、处理模块以及编码模块;存储模块用于存储并行视频数据，处理模块用于将存储的并行视频数据传输至编码模块，编码模块用于将存储的并行视频数据编码转换成串行视频数据，并将转换成的串行视频数据传输至显示模组的时序控制器;处理模块用于接收时序控制器根据转换成的串行视频数据产生的min1-LVDS数据，并将min1-LVDS数据转换成并行视频数据;处理模块用于对存储的并行视频数据与转换成的并行视频数据进行比较，并根据比较结果确定显示模组的噪点是否合格。
[0005]进一步地，所述处理模块包括现场可编程门阵列。
[0006]进一步地，所述存储模块包括同步动态随机存储器，所述编码模块包括数字视频编码芯片。
[0007]进一步地，对存储的并行视频数据与转换成的并行视频数据进行比较的比较结果为转换成的并行视频数据的误码率的百分比；其中，处理模块用于根据转换成的并行视频数据的误码率的百分比确定显示模组的噪点是否合格。
[0008]本发明还提供了一种显示模组的噪点检测方法，其包括:将存储的并行视频数据编码转换成串行视频数据，并将转换成的串行视频数据传输至显示模组的时序控制器;接收时序控制器根据转换成的串行视频数据产生的min1-LVDS数据，并将min1-LVDS数据转换成并行视频数据;对转换成的并行视频数据与存储的并行视频数据进行比较，并根据比较结果确定显示模组的噪点是否合格。进一步地，将存储的并行视频数据编码转换成串行视频数据，并将转换成的串行视频数据传输至显示模组的时序控制器的具体方法包括:利用处理模块将存储于存储模块中的并行视频数据传输至编码模块;利用编码模块将存储的并行视频数据编码转换成串行视频数据，并利用编码模块将转换成的串行视频数据传输至显示模组的时序控制器。
[0009]进一步地，利用处理模块接收时序控制器根据转换成的串行视频数据产生的min1-LVDS数据，并利用处理模块将min1-LVDS数据转换成并行视频数据。
[0010]进一步地，利用处理模块对转换成的并行视频数据与存储的并行视频数据进行比较，并利用处理模块根据比较结果确定显示模组的噪点是否合格。
[0011]进一步地，对存储的并行视频数据与转换成的并行视频数据进行比较的比较结果为转换成的并行视频数据的误码率的百分比；其中，根据比较结果确定显示模组的噪点是否合格的具体方法包括:根据转换成的并行视频数据的误码率的百分比确定显示模组的噪点是否合格。
[0012]本发明的有益效果:本发明提供了一种显示模组的噪点检测装置及噪点检测方法来完成对显示模组出厂前的噪点检测，从而检测出厂前的显示模组是否合格。
【附图说明】
[0013]通过结合附图进行的以下描述，本发明的实施例的上述和其它方面、特点和优点将变得更加清楚，附图中:
[0014]图1是根据本发明的实施例的显示模组的噪点检测装置的模块图；
[0015]图2是根据本发明的实施例的显示模组的噪点检测方法的流程图。
【具体实施方式】
[0016]以下，将参照附图来详细描述本发明的实施例。然而，可以以许多不同的形式来实施本发明，并且本发明不应该被解释为限制于这里阐述的具体实施例。相反，提供这些实施例是为了解释本发明的原理及其实际应用，从而使本领域的其他技术人员能够理解本发明的各种实施例和适合于特定预期应用的各种修改。
[0017]图1是根据本发明的实施例的显示模组的噪点检测装置的模块图。
[0018]参照图1，根据本发明的实施例的显示模组的噪点检测装置100包括:存储模块110、处理模块120以及编码模块130。
[0019]存储模块110存储原始的并行视频数据，例如原始的并行R、G、B数据。在本实施例中，存储模块110可以是同步动态随机存储器(SDRAM)，但本发明并不限制于此。
[0020]处理模块120将存储的并行视频数据传输至编码模块130。编码模块130接收到存储的并行视频数据之后，将存储的并行视频数据编码转换成串行视频数据。编码模块130将转换成的串行视频数据传输至显示模组200的时序控制器210。
[0021]显示模组200的时序控制器210在接收到转换成的串行视频数据之后，将转换成的串行视频数据处理成min1-LVDS数据。这里，min1-LVDS数据通常被提供给显示面板上的各像素作为显示数据。而在本实施例中，时序控制器210还将min1-LVDS数据回传给处理模块120。
[0022]处理模块120接收到min1-LVDS数据之后，将min1-LVDS数据转换成并行视频数据。处理模块120对存储的并行视频数据与转换成的并行视频数据进行比较，并根据比较结果确定显示模组200的噪点是否合格。
[0023]进一步地，处理模块120对存储的并行视频数据与转换成的并行视频数据进行比较，以确定转换成的并行视频数据的误码率的百分比。处理模块120根据转换成的并行视频数据的误码率的百分比确定显示模组200的噪点是否合格。
[0024]例如，可以设一门限值。当转换成的并行视频数据的误码率的百分比不小于该门限值时，可以判断为显示模组200的噪点不合格;而当转换成的并行视频数据的误码率的百分比小于该门限值时，可以判断为显示模组200的噪点合格。
[0025]在本实施例中，处理模块120可以是现场可编程门阵列FPGA，但本发明并不限制于此，也可以是其他合适类型的处理芯片等。在本实施例中，编码模块130可以是数字视频(DVI)编码芯片，但本发明并不限制于此，也可以是其他合适类型的编码芯片等。
[0026]图2是根据本发明的实施例的显示模组的噪点检测方法的流程图。
[0027]参照图1和图2，在步骤S210中，利用处理模块120将存储于存储模块110中的并行视频数据传输至编码模块130。
[0028]在步骤S220中，利用编码模块130将存储的并行视频数据编码转换成串行视频数据，并利用编码模块130将转换成的串行视频数据传输至显示模组200的时序控制器210。
[0029]在步骤S230中，利用处理模块120接收时序控制器210根据转换成的串行视频数据产生的min1-LVDS数据，并利用处理模块120将min1-LVDS数据转换成并行视频数据。这里，显示模组200的时序控制器210在接收到转换成的串行视频数据之后，将转换成的串行视频数据处理成min1-LVDS数据。这里，min1-LVDS数据通常被提供给显示面板上的各像素作为显示数据。而在本实施例中，时序控制器210还将min1-LVDS数据回传给处理模块120。
[0030]在步骤S240中，利用处理模块120对转换成的并行视频数据与存储的并行视频数据进行比较，并利用处理模块120根据比较结果确定显示模组200的噪点是否合格。
[0031]这里，利用处理模块120对存储的并行视频数据与转换成的并行视频数据进行比较，以确定转换成的并行视频数据的误码率的百分比。利用处理模块120根据转换成的并行视频数据的误码率的百分比确定显示模组200的噪点是否合格。
[0032]例如，可以设一门限值。当转换成的并行视频数据的误码率的百分比不小于该门限值时，可以判断为显示模组200的噪点不合格;而当转换成的并行视频数据的误码率的百分比小于该门限值时，可以判断为显示模组200的噪点合格。
[0033]综上所述，根据本发明的实施例，提供了一种显示模组的噪点检测装置及噪点检测方法，来完成对显示模组出厂前的噪点检测，从而检测出厂前的显示模组是否合格。
[0034]虽然已经参照特定实施例示出并描述了本发明，但是本领域的技术人员将理解:在不脱离由权利要求及其等同物限定的本发明的精神和范围的情况下，可在此进行形式和细节上的各种变化。
【主权项】
1.一种显示模组的噪点检测装置，其特征在于，包括:存储模块(110)、处理模块(120)以及编码模块(130); 存储模块(110)用于存储并行视频数据，处理模块(120)用于将存储的并行视频数据传输至编码模块(130)，编码模块(130)用于将存储的并行视频数据编码转换成串行视频数据，并将转换成的串行视频数据传输至显示模组(200)的时序控制器(210); 处理模块(120)用于接收时序控制器(210)根据转换成的串行视频数据产生的min1-LVDS数据，并将min1-LVDS数据转换成并行视频数据;处理模块(120)用于对存储的并行视频数据与转换成的并行视频数据进行比较，并根据比较结果确定显示模组(200)的噪点是否合格。2.根据权利要求1所述的显示模组的噪点检测装置，其特征在于，所述处理模块(120)包括现场可编程门阵列。3.根据权利要求1所述的显示模组的噪点检测装置，其特征在于，所述存储模块(110)包括同步动态随机存储器，所述编码模块(130)包括数字视频编码芯片。4.根据权利要求1至3任一项所述的显示模组的噪点检测装置，其特征在于，对存储的并行视频数据与转换成的并行视频数据进行比较的比较结果为转换成的并行视频数据的误码率的百分比； 其中，处理模块(120)用于根据转换成的并行视频数据的误码率的百分比确定显示模组(200)的噪点是否合格。5.一种显示模组的噪点检测方法，其特征在于，包括: 将存储的并行视频数据编码转换成串行视频数据，并将转换成的串行视频数据传输至显示模组(200)的时序控制器(210); 接收时序控制器(210)根据转换成的串行视频数据产生的min1-LVDS数据，并将min1-LVDS 数据转换成并行视频数据 ; 对转换成的并行视频数据与存储的并行视频数据进行比较，并根据比较结果确定显示模组(200)的噪点是否合格。6.根据权利要求5所述的显示模组的噪点检测方法，其特征在于，将存储的并行视频数据编码转换成串行视频数据，并将转换成的串行视频数据传输至显示模组(200)的时序控制器(210)的具体方法包括: 利用处理模块(120)将存储于存储模块(110)中的并行视频数据传输至编码模块(130); 利用编码模块(130)将存储的并行视频数据编码转换成串行视频数据，并利用编码模块(130)将转换成的串行视频数据传输至显示模组(200)的时序控制器(210)。7.根据权利要求6所述的显示模组的噪点检测方法，其特征在于，利用处理模块(120)接收时序控制器(210)根据转换成的串行视频数据产生的min1-LVDS数据，并利用处理模块(120)将min1-LVDS数据转换成并行视频数据。8.根据权利要求6所述的显示模组的噪点检测方法，其特征在于，利用处理模块(120)对转换成的并行视频数据与存储的并行视频数据进行比较，并利用处理模块(120)根据比较结果确定显示模组(200)的噪点是否合格。9.根据权利要求6至8任一项所述的显示模组的噪点检测方法，其特征在于，所述处理模块(120)包括现场可编程门阵列，所述存储模块(110)包括同步动态随机存储器，所述编码模块(130)包括数字视频编码芯片。10.根据权利要求5或8所述的显示模组的噪点检测方法，其特征在于，对存储的并行视频数据与转换成的并行视频数据进行比较的比较结果为转换成的并行视频数据的误码率的百分比； 其中，根据比较结果确定显示模组(200)的噪点是否合格的具体方法包括:根据转换成的并行视频数据的误码率的百分比确定显示模组(200)的噪点是否合格。
【文档编号】H04N7/01GK105872431SQ201610247073
【公开日】2016年8月17日
【申请日】2016年4月20日
【发明人】安泰生, 周锦杰, 杨翔
【申请人】武汉华星光电技术有限公司