一种视频解码处理器芯片的制作方法
【技术领域】
[0001]本实用新型涉及集成电路设计技术领域，尤其涉及一种视频解码处理器芯片。
【背景技术】
[0002]视频解码处理器芯片在无线电技术发展中，得到广泛的发展和应用，在竞争日益强烈的市场经济下，许多应用领域对视频解码处理器芯片提出了更高的要求，低成本，高分辨率，高灵敏度，低辐射的要求。但是视频解码处理器芯片中，存在大量的模拟单元，数字单元，模数转换单元，它们极其容易受到外界干扰，在实现功能的同时很容易掺杂进噪声，从而使得芯片在视频终端上，产生大量噪点，使得芯片设计失败。因此降低噪声，提高分辨率，成为了整个视频解码处理器芯片成功的关键。那么视频解码处理器芯片版图结构就显得十分重要了，尤其是其中的扩频调制器的应用也起了不可小视的作用，如果其版图设计不合理，就会导致整个视频解码处理器芯片设计失败，所以有必要提出一种合理高效的视频解码处理器芯片版图设计结构。
【实用新型内容】
[0003]本实用新型所要解决的技术问题是提供一种视频解码处理器芯片，提高了芯片的抗干扰能力。
[0004]为解决本实用新型的技术问题，本实用新型公开一种视频解码处理器芯片，包括第一版图区，第二版图区，第三版图区，第四版图区，第五版图区，第六版图区，第七版图区，第八版图区，第九版图区和第十版图区；
[0005]所述第一版图区，第二版图区，第三版图区，第四版图区和第五版图区，位于芯片版图的左侧上半部分区域；所述第一版图区与第二版图区和第三版图区相连，位于第二版图区和第三版图区上方；所述第四版图区与第二版图区和第三版图区相连，位于第二版图区和第三版图区下方；所述第五版图区与第四版图区相连，位于第四版图区下方；所述第二版图区和第三版图区并排相连；
[0006]所述第六版图区，第七版图区和第八版图区，位于芯片版图的左侧下半部分区域；所述第六版图区与第七版图区、第八版图区相连，位于第七版图区、第八版图区上方；所述第七版图区与第八版图区并排相连；
[0007]所述第九版图区位于芯片版图中间及右侧区域，所述第十版图区位于芯片版图的四周及四个边角；所述第九版图区连接除第七版图区外的所有的版图区，所述第十版图区连接除第六版图区外的所有的版图区；
[0008]所述第一版图区为模数转换器版图区，包括模拟信号前端单元和流水线式模数转换器；
[0009]所述第二版图区为复合信号处理版图区，包括复合信号处理器、四路选择器模块，电流钳位模块和同步头信号产生器；
[0010]所述第三版图区包括同步信号检测版图和基准电压源产生及检测版图；[0011 ] 所述第四版图区包括逐次逼近模数转换器版图，数字开关解码器版图和按键选择器版图；
[0012]所述第五版图区为线性电压输出版图区，包括两级运算放大器和一个大电流晶体管；
[0013]所述第六版图区为扩频器版图区，包括锁相环版图和扩频延时版图；
[0014]所述第七版图区包括复位电路版图，频率检测版图和频率解码时钟版图区；
[0015]所述第八版图区为锁相环版图区，包括两路锁相环，产生视频频率输出；
[0016]所述第九版图区为视频解码处理器版图区；
[0017]所述第十版图区为输入输出接口版图区，包括分布在芯片四周的第一输入输出版图和位于四个拐角处的第二输入输出版图。
[0018]其中，在所述第一版图区、第二版图区、第三版图区、第四版图区、第五版图区、第六版图区、第七版图区、第八版图区和第九版图区周围设置有衬底隔离环和N阱隔离环。
[0019]其中，在所述第一版图区、第二版图区、第三版图区、第四版图区、第六版图区和第七版图区周围设置有电容隔离区。
[0020]与现有技术相比，本实用新型具有如下有益效果:本实用新型通过对视频解码处理器芯片版图的合理布局，使芯片内部结构精良，面积最优化，从而节约了芯片成本，满足了抗干扰，高分辨率，高灵敏度，低辐射的要求。
【附图说明】
[0021]图1是本实用新型实施例的视频解码处理器芯片版图布局图；
[0022]图2是本实用新型实施例的第一版图区布局图；
[0023]图3是本实用新型实施例的第二版图区布局图；
[0024]图4是本实用新型实施例的第三版图区布局图；
[0025]图5是本实用新型实施例的第四版图区布局图；
[0026]图6是本实用新型实施例的第五版图区布局图；
[0027]图7是本实用新型实施例的第六版图区布局图；
[0028]图8是本实用新型实施例的第七版图区布局图；
[0029]图9是本实用新型实施例的第八版图区布局图；
[0030]图10是本实用新型实施例的第九版图区布局图；
[0031]图11是本实用新型实施例的第十版图区的第二输入输出版图布局图；
[0032]图12是本实用新型实施例的中心对称布局示意图；
[0033]图13是本实用新型实施例的ABAB式交叉匹配布局示意图；
[0034]图14是本实用新型实施例的ABBA式交叉匹配布局示意图。
【具体实施方式】
[0035]下面结合附图和实施例，对本实用新型作进一步详细说明。
[0036]如图1所示，为本实用新型实施例的视频解码处理器芯片版图结构示意图。本实施例的视频解码处理器芯片，包括第一版图区10，第二版图区20，第三版图区30，第四版图区40，第五版图区50，第六版图区60，第七版图区70，第八版图区80，第九版图区90和第十版图区100 ;上述各版图区在图1中用黑色线框标识。
[0037]所述第一版图区10，第二版图区20，第三版图区30，第四版图区40和第五版图区50，位于芯片版图的左侧上半部分区域；第一版图区10与第二版图区20及第三版图区30相连，位于第二版图区20和第三版图区30上方；第四版图区40与第二版图区20和第三版图区30相连，位于第二版图区20和第三版图区30下方；第五版图区50与第四版图区40相连，位于第四版图区40下方；第二版图区20和第三版图区30并排相连；
[0038]所述第六版图区60，第七版图区70和第八版图区80，位于芯片版图的左侧下半部分区域；第六版图区60与第七版图区70及第八版图区80相连，位于第七版图区70和第八版图区80上方；第七版图区70与第八版图区80并排相连；
[0039]所述第九版图区90位于芯片版图中间及右侧区域，所述第十版图区100位于芯片版图的四周及四个边角；第九版图区90连接除第七版图区70外的所有的版图区，第十版图区100连接除第六版图区60外的所有的版图区。
[0040]如图2所示，在本实施例中，第一版图区10为模数转换器版图区，包括模拟信号前端单元11和流水线式模数转换器12 ;在第一版图区10周围设置有衬底隔离环及N阱隔离环。在图2中，黑色线框区域200所示为衬底隔离环及N阱隔离环区域。在衬底隔离环及N阱隔离环与模拟信号前端单元11和流水线式模数转换器12之间还设置有电容隔离区，其由大量N型晶体管滤波电容组成。通过在模拟信号前端单元11和流水线式模数转换器12周围布置衬底隔离环及N阱隔离环，以及大量N型晶体管滤波电容，实现了信号源无干扰处理，解决了数字噪声对模拟信号前端的干扰。
[0041]如图3所示，第二版图区20为复合信号处理版图区，包括复合信号处理器21、四路选择器模块22，电流钳位模块24和同步头信号产生器23 ;在第二版图区20周围也设置有衬底隔离环和N阱隔离环200，在第二版图区20与衬底隔离环和N阱隔离环200之间设置有由大量N型晶体管滤波电容组成的电容隔离区，如图2中黑色线框300所示区域。通过在第二版图区20周围布置衬底隔离环及N阱隔离环，以及大量N型晶体管滤波电容，避免了数字噪声通过衬底对CVBS信号的干扰，实现了抗干扰处理。
[0042]如图4所示，第三版图区30包括同步信号检测版图31和基准电压源产生及检测版图32。在第三版图区30周围也布置了衬底隔离环及N阱隔离环，以及大量N型晶体管滤波电容，实现了同步信号的无噪声分离，抗干扰基准电压的产生。
[0043]如图5所示，第四版图区40包括逐次逼近模数转换器版图41，按键选择器版图42和数字开关解码器版图43，所述逐次逼近模数转换器版图41的内部晶体管和电容为中心对称，交叉匹配的布局方式。第四版图区40周围也布置了衬底隔离环及N阱隔离环，以及大量N型晶体管滤波电容，提高了逐次逼近模数转换器的抗干扰能力，实现了将模拟信号转换为数字信号的功能。
[0044]如图6所示，第五版图区50为线性电压输出版图区，包括两级运算放大器51和一个大电流晶体管52，所述大电流晶体管为中心对称布局。并且，在该大电流晶体管周围设置有衬底隔离环及N阱