专利名称：记忆模块安装之方法，转接卡及排列的制作方法
技术领域：
本发明涉及不需要系统插槽上之讯号调节装置之内存模块安装方法，并提供一种不需要讯号调节装置之具有插槽及数个内存模块之系统母板(motherboard)。
背景技术：
在具有不同配置之模块化电子系统中，通常提供一种具有一或复数插槽之系统母板。依据系统需求或系统配置阶层而定，该等插槽位于设置或未设置一内存模块之每一壳内。此等内存模块的接口必须互相一致或兼容。
此种型态之典型的模块内存系统系具有可扩展基本内存之计算机系统(PC，工作站，服务器)，藉此在母板上提供插入(plug-in)插槽形式的内存模块用的插槽，且依据基本内存所需之尺寸，被设置具有内存模块。此外，每一壳内的插入插槽建立基板上之讯号线与内存模块上之接触区域之间的电性接触。这些内存模块一般具有SIMM(signal inline memorymodules，单列内存模块)或DIMMs(dual inline memory modules，双列内存模块)的形式。
此等插入插槽使得内存模块之间能有简单的交换或简单的更新。
总线系统讯号线之设计需求随着较高的时脉速率以及对内存模块与来自内存模块之数据传输速率而增加。
此处提供DDR-DRAM(double data rate dynamic random memory，双资料速率动态随机存取内存)之DDRII总线每秒以及每资料讯号667Mbiit(Mbit/s/pin)之传输速率，以及提供DDRIII总线系统1.2 Gbit/s/pin的数据传输速率。以这些数据传输速率，实质上的输出是需要的以确保在总线系统讯号线上传输之资料讯号的个别接收位置上的讯号完整性，因为配置于讯号线的寄生电容太高而不能被总线监视芯片或设置于内存模块上之内存芯片足够快速地充电。此外，讯号的完整性随着时脉速率的增加受到接口点上的反射不利的影响。
因此建议插入内存芯片与系统讯号线之间的讯号调节用之缓冲芯片，类似已知的控制及地址讯号用之DDRI总线系统。
在DDRI总线系统中，为了二个或更多内存模块之配置，内存模块被提供讯号调节装置，例如缓冲器芯片及/会缓冲存储器(暂存的DIMMS)。因为总线系统讯号线之后不再被连接至所有设置于内存模块上的内存芯片，而仅连接至一内存芯片，由内存模块及干扰点的数目所代表的电容负载被降低。这种解决方案的缺点在于，一方面需要控制及地址线上之控制与地址讯号之间以及另一方面是资料线上之数据传输的延迟周期(潜伏期(1atency))。在写入周期中，控制及地址讯号开始被传输至一缓冲器或一缓冲存储器，并且仅于后续的周期内与依据一个一周期延迟被输出之资料讯号一起被传输至内存芯片。
此延迟周期严重地降低数据传输速率，尤其是在随机存取内存的情况中。
如果讯号调节装置为了DDRII及DDRII总线系统而被实施，此讯号调节装置可被设置于内存模块上或系统母板上。
二种解决方案都产生严重的缺失。
将讯号调节装置设置于内存模块上的配置一方面增加内存模块的成本，另一方面产生测试内存模块的困难。其理由在于，当内存芯片不再直接经由内存模块接口被存取时，所需的，例如测试内存芯片中之容设的时脉情况的成本，大大增加。
然而，如果，讯号调节装置设置于母板上，讯号调节装置也具有它们不需要的配置用功能，并降低内存模块的功能性，由于之后必要的延迟周期。
发明内容
因此，本发明之目的在于提供一种设置内存模块之方法，以该方法，受限于数个插槽之系统的内存容量在每一壳内以简单的方式增加，且系统内的数据传输速率可适用于相关的内存容量，藉此该等内存模块可以低成本被设计。本发明之目的因此进一步提供一种转接卡以及为此目的之具有此转接卡之设置。
上述目的由依据本发明的方法而实现。
依据本发明的方法，内存模块因此被设置在具有讯号调节装置之转接卡上。此转接卡随后被设置在系统内。此处，此处所提供之设置于转接卡上之内存模块不具有讯号调节装置(未缓冲的，未暂存的，以下称为未缓冲的)，但随后从系统的角度被当成缓冲存储器使用。
以本发明之方法，系统因此于非常简单且弹性的方式中适用于各中需求。系统内存容量可在简单的方式中被增加数倍。具有低内存容量的系统可经由唯一未缓冲的内存模块极高快速数据传输速率上操作。
另一方面，经由转接卡的使用，需要大的内存容量之系统中的总线系统讯号线上的负载排它地降低，在数据传输的费用下，而不需要系统母板上之特定测量或为该目的所需之内存模块之特定型态。
系统可以未缓冲存储器模块之单一型态在内存容量及数据传输方面达成最佳状态。
因此，详细地说，在依据本发明系统插槽上之内存模块之设置用之方法中，首先提供一种系统母板，其具有插槽，数个没有讯号调节装置的内存模块，至少一个在每一壳中具有至少一插入插槽以及一讯号调节装置之转接卡。一内存模块之次集合随后被设置于转接卡的插入插槽内，且于系统的插槽上提供在每一壳内被配置一或更多内存模块之转接卡。
不具有讯号调节装置之未缓冲存储器模块随后可被系统以缓冲存储器模块的方式操作，亦即，具有讯号调节装置的内存模块。
此转接卡最好在该转接卡被设置于插槽之前在每一机体中被提供一或更多内存模块。
此处，插槽的组合设备对系统最佳化而言也是可能的，藉此一缓冲的或未缓冲的内存提供此模块于至少一插槽上，且剩余插槽中的一个提供配置有内存模块之转接卡。
依据本发明之系统插槽上之内存设置用之转接卡包括，一基板，在每一壳中适应一内存模块之至少一插入插槽，与该等插槽之一兼容的接口以及，此外，一讯号调节装置以具有讯号调节手段的缓冲存储器模块的方式操作设置于插入插槽中之不具有讯号调节手段之未缓冲存储器模块。
如果此转接卡具有大于一个插入插槽，受限于插槽数目的系统的内存容量可简单地被提升为多倍。
依据本发明之转接卡较好具有偶数个插入插槽，因为这随后将有利地产生具有相等线长度之内存模块之对称设置。
依据本发明第一较佳实施例之转接卡，此插入插槽为此目的被成对地互相面对面水平设置于基板上。这有利地产生平行于基板或基板表面之内存模块设置且因此节省空间。随后可以提供插槽之间极短的缝隙。
如果水平设置的插入插槽被提供于从基板上移除之一区域上并且朝向该接口之方向，该讯号调节装置可被设置于该接口之最接近的区域内。这有利地提供从该接口至讯好调节装置之短的馈入线。短的馈入线在反射行为上以及在馈入线上由一损失效应讯号线(传输线)上传输之讯号改变上具有好的效应。
在第二较佳实施例中，此插入插槽依据本发明被设置于基板之二表面中之一表面上之一转接卡上，并被铅直设置。被提供于插入连接中之内存模块随后垂直于基板表面设置。此实施例也产生从接口至讯号调节装置之短馈入的好处。
此处，此讯号调节装置最好包括资料之讯号调节用之二DQ缓冲器以及控制及地址讯号之讯号调节用之CA缓冲器。由于二DQ缓冲器，资料讯号传输用之讯号线能够依循至具有较少反射点之个别DQ缓冲器之较短路径。此DQ缓冲器最好被设置为平行于接口的直线，藉此该CA缓冲器被提供于二DQ缓冲器之间。
每一讯号调节装置具有习知设计的缓冲器及/或PLL(phase 1ockedloop，相位锁定回路)装置。
然而，依据本发明之转接卡最好具有精确的二插入插槽，藉此可以实施在转接卡与和内存模块之电子接口兼容之系统母板之间的接口。设置于转接卡上之复数内存模块之所需之额外的寻址(addressing)可藉由可利用的接口而实施。
此外，为了设置于转接器上之复数内存模块之寻址，也有可能定义转接卡接口具有比内存模块之接口高的接脚(pin)数目，或于相同接脚数目的情况中，具有不同的接脚指派。
依据本发明之转接卡较好也具有与内存模块之对应接口机械地兼容的接口。依据本发明之转接卡随后完全与内存模块兼容并可被设置于系统中，即使是在组合的配置中，与独立的内存模块兼容而不需要修改系统母板。同时也不需要使细统适应转接卡。
在依据本发明之具有铅直设置于基板二表面之一表面上之插入插槽之转接卡之第二较佳实施例中，必须于系统母板之插槽之间提供一容设的间隙，大约对应内存模块之设置高度。如果提供具有排列为互相镜像之之插入插槽之二种型态的转接卡，不同型态的的转接卡可以被排列为互相极为靠近，因此友易地提供插槽之间极短的连接长度，且因此提供对应讯号线上传输之讯号的极小的转换时间差异。
本发明参照图式被详细解释如下，其中相同的参考标号被使用于对应的组件中。
第一图表示依据本发明第一实施例的具有转接卡的排列的剖面图；第二图表示依据本发明第一实施例的具有转接卡的排列的侧视图；第三图表示依据本发明第二实施例的具有转接卡的排列的剖面图。
具体实施例方式
图1a至1c在每一壳中表示穿过具有一系统母板3，设置于母板3上之一总线监视芯片31，以及在每一壳中被表示为一插入插槽之二插槽1之一排列的剖面图。
在图1a，二插槽1被配置具有内存芯片21之内存模块2。
在图1c，另一方面，转接卡4被设置于二插槽1之上。此处，每一转接卡4包括一基板40，具有连接至插槽1之接触组件44之一接口45，一讯号调节装置41，二插入插槽42，以及接触装置43，经由该接触装置设置于插入插槽42内之内存模块2被电连接至基板40上之线。
插入插槽42被互相相对设置于基板40上，并且为与基板40平行之内存模块2之排列而被水平设置。这产生所指示的转接器4之插入插槽42中之内存模块之节省空间的排列。
图1b表示左插槽1被配置一转接卡4，而右插槽被配置一内存模块2之排列。
图2a表示一插槽1，具有内存芯片21之一内存模块2，一模块接口22以及凹处23，以及转接卡4。具有接触组件44之接口45被形成于沿转接卡4之一基板40之边缘。二DQ缓冲器411及一CA缓冲器412被设置于与一插入插槽42平行之线中。接触装置43被设置于插入插槽42与基板40之间。此内存模块2可以被设置于插入插槽42之内。于此例中，模块接口22及转接卡之接口45系电性兼容。
此外，此图式表示转接卡4具有凹处23’，其于与内存模块2之凹处23相同的形式被形成，做为插槽1之固定装置12的对应部。因此可达成转接卡4与内存模块2之间的机械兼容性。
此兼容性经由与图2b的比较而变得清楚，其中具有凹处23的内存模块2被表示于具有固定装置12之插槽1上。
图3a及3c依序表示穿过具有一系统母板3，设置于系统母板3之上的总线监视芯片31以及代表插入插槽之二插槽1的排列的剖面图。
此处，图3a与已经描述之图1a不同之处在于二插槽1，1’之间的较短缝隙。
此理由在于，如图3b所示，转接卡4与图一所描述之转接卡不同之处在于设置于基板40上之一表面上之插入插槽42的铅直设置。此铅直设置的插入插槽42使得内存模块2能够垂直于基板表面401。此外，一讯号调节装置41被设置于相对插入插槽42之表面上。
如果转接卡4之二镜像型态之任一者随后被提供，或如果右插槽1’被设计为相对左插槽1旋转180°，这在每一壳中，以尤其有利的方式，产生具有二插槽1，11’之间极短的连接的排列。
图3c，对应图1c，表示一组合的排列，其中转接卡4被设置于右插槽1中，而一内存模块2被设置于右插槽之中。
附图中的参考标号1，1’ 插槽12 固定装置2内存模块21 内存芯片22 模块接口23，23’ 凹处3系统母板31 总线监视芯片4，4’ 转接卡40 基板401，401’ 基板表面41 讯号调节装置411 DQ缓冲器412 CA缓冲器42 插入插槽43 接触装置44 接触组件45 接口
权利要求
1.一种不需要系统插槽(1，1’)上的讯号调节装置之设置内存模块(2)的方法，藉此提供具有该插槽(1，1’)以及数个不具有讯号调节装置之内存模块(2)之系统母板(3)，特征在于提供至少一转接卡(4)，其具有至少一插入插槽(42)以及一讯号调节装置(41)；该内存模块(2)之至少一子集合被设置于该转接卡(4)之该插入插槽(42)之中；以及每一壳中被设置至少一内存模块(2)之转接卡(4)被提供于系统之至少一插槽(1，1’)之上，因此不具有讯号调节装置之该内存模块(2)随后于具有讯号调节装置之内存模块(2)的形式中在系统中被操作。
2.如权利要求1的方法，其特征在于具有讯号调节装置之一内存模块(2)被提供于插槽(1，1’)之至少一者上。
3.一种转接卡，用于系统插槽(1，1’)上之内存模块(2)的设置，包括一基板(40)，于每一壳中至少一插入插槽(42)以容设内存模块(2)之一，以及与该插槽(1，1’)之一兼容之一接口(45)，特征在于内存模块(2)于具有讯号调节装置之内存模块(2)的操作方式中操作用之一讯号调节装置(41)被设置于没有讯号调节装置之该插入插槽(42)之中。
4.如权利要求3的转接卡，特征在于偶数个插入插槽(42)。
5.如权利要求4的转接卡，特征在于插入插槽(42)在基板(40)上成对地互相相对地水平设置，且该内存模块(2)平行于一基板表面(401)设置。
6.如权利要求3-5中任一项的转接卡，特征在于插入插槽(42)被提供于从该基板(40)上之接口(45)被移除之一区域中，且被提供于该插入插槽(42)中之该内存模块(2)朝向该接口(45)之方向。
7.如权利要求3或4的转接卡，特征在于插入插槽(42)被铅直设置于基板(40)之表面上，而被提供于该插入插槽(42)中之该内存模块(2)被设置为垂直于该基板(40)之表面。
8.如权利要求3-7中任一项的转接卡，特征在于该讯号调节装置(41)包括设置于与接口(45)平行之线内用于资料讯号之讯号调节用之二DQ缓冲器(411)，以及位于二DQ缓冲器(411)之间用于控制及地址讯号之讯号调节用之一CA缓冲器(412)。
9.如权利要求3-8中任一项的转接卡，特征在于该讯号调节装置(41)包括一缓冲装置及/或一PLL装置。
10.如权利要求3-9中任一项的转接卡，特征在于精确地二插入插槽(42)。
11.如权利要求3-10中任一项的转接卡，特征在于具有内存模块(2)之对应接口之接口(45)的机械兼容性。
12.一种排列，具有二插槽(1，1’)设置于一系统母板(3)之上以及一第一(4)以及一第二(4’)如权利要求7至11中任一项所述的转接卡，特征在于该插入插槽(42)被提供于该第一转接卡(4)之一第一基板表面(401)上且该插入插槽(42)被提供于位于该第二转接卡(4’)对应该第一基板表面(401)之一基板表面(401’)上，且插槽(1，1’)被设置为相当接近。
全文摘要
藉由具有讯号调节装置(41)之转接卡(4)在系统中提供不具有讯号调节装置之内存模块(2)(未缓冲的，未暂存的)，且随后于具有讯号调节装置之内存模块(2)(未缓冲的，未暂存的)的方式中被操作，藉此系统可以在很简单的方式中扩展，且可依据需求而有弹性地调整，且为该目的仅需一种形态(未缓冲的，未暂存的)的内存模块(2)。
文档编号H05K1/14GK1472618SQ0314575
公开日2004年2月4日 申请日期2003年6月30日 优先权日2002年6月28日
发明者H·鲁克鲍尔, M·库滋门卡, H 鲁克鲍尔, 堂趴 申请人:因芬尼昂技术股份公司