像素电路的制作方法

专利名称：像素电路的制作方法
技术领域：
本发明涉及一种像素电路，其用于电流驱动在每个像素内的发光器件。 本发明具体涉及一种有源像素电路，其使用被布置在像素电路中的绝缘栅极场效应晶体管来控制被供应给诸如有机EL器件的发光器件的电流量。本发 明更具体地涉及一种校正在适用于驱动在每个像素电路内形成的发光器件的 驱动晶体管的迁移率(mobility)中的变化的技术。
背景技术：
在诸如液晶显示器的图像显示设备中，许多液晶像素以矩阵形式排列。 通过根据将被显示的图像信息来控制对于每个像素的入射光束的所透射或所 反射的强度，在这种显示器件上显示图像。上述同样适用于使用有机EL器 件作为其像素的有机EL显示器，除了它是自发光器件以外。由于该原因， 有机EL显示器比液晶显示器具有优势，包括更高的图像可见度、不需背后 照明以及更高的响应速度。另外，能够通过调整流经该器件的电流来控制每 个发光器件的亮度电平(灰度级)。有机EL显示器与诸如液晶显示器的电压 控制的显示器相比显著不同之处在于，它们是所谓电流控制的显示器。与液晶显示器一样，存在两种驱动有机EL显示器的方法，即，简单矩 阵和有源矩阵。尽管其在配置上简单，但前者存在几个问题，包括难于提供 具有高精确度的大尺寸显示器。因此，对于有源矩阵显示器的发展活动正在 快步进行。这种驱动方法被设计用于使用在像素电路内所提供的有源器件(通 常为薄膜晶体管或TFT)来控制流经在每个像素电路中的发光器件的电流。 在以下日本专利公报No. Hei 8-234683(参考专利文献1 )、 JP-A-2002-514320, 以及日本专利申请公报No. 2005-173434 (以下分别参考专利文献2和专利文 献3)中公开了一种有源像素电路。图1是图示过去的像素电路的最简单配置的电路图。如图所示，在以行 方向排列来供应控制信号的扫描线与以列方向排列来供应视频信号的数据线 相互交叉处布置该像素电路。该像素电路包括采样晶体管T4、电容C、驱动
晶体管Tl和发光器件OLED。例如，发光器件是有机EL器件。采样晶体管 T4响应来自扫描线的控制信号来采样来自数据线的视频信号。该电容C保留 与所采样的视频信号相称的输入电压。该驱动晶体管Tl在给定的发光期间根 据该电容C所保留的输入电压来供应输出电流。要注意，输出电流典型地取 决于驱动晶体管Tl的沟道区域中的载流子迁移率ju和驱动晶体管Tl的阈值 电压Vth。发光器件OLED通过来自驱动晶体管Tl的输出电流来发出其亮度 与视频信号相称的光。要注意的是，在所示的示例中，驱动晶体管T1的一个 电流通路端(源极)与电源电位VDD相连，另 一电流通路端(漏极)与发光 器件OLED的阳极相连。发光器件OLED的阴极与地电位GND相连。由于由电容C保留的输入电压，被施加到该驱动晶体管Tl的栅极G, 因此该驱动晶体管Tl允许输出电流从其源极流向其漏极，从而将电流供应给 发光器件OLED。典型地，发光器件OLED的发光亮度与所供应的电流量成 比例。另外，根据栅极电压即被写入到该电容C的输入电压来控制从驱动晶 体管Tl供应的输出电流量。就过去的像素电路来说，通过根据输入视频信号 改变被施加给驱动晶体管Tl的栅极的输入电压来控制被供应给发光器件 OLED的电流量。在此，通过以下所示的公式1来表述驱动晶体管Tl的操作特性。<formula>formula see original document page 6</formula> ( 1 )在此晶体管特性公式1中，Ids是从源极流向漏极的漏极电流。该电流是 被供应给像素电路中的发光器件OLED的输出电流。Vgs是被施加给栅极相 对于源极的栅极电压。在此像素电路中，Vgs是上述输入电压。Vth是晶体管 阈值电压。p是构成晶体管沟道的半导体薄膜的迁移率。W是沟道宽度，L 是沟道长度，Cox是栅极电容。从晶体管特性公式1清楚地得知，如果在薄 膜晶体管在饱和区内操作期间栅极电压Vgs超出闹值电压Vth,则晶体管导 通，使得漏极电流Ids流过。按照此操作原理，如晶体管特性公式1所示， 只要栅极电压Vgs保持不变，则始终向发光器件OLED供应相同的漏极电流 量Ids。因此，如果具有相同电平的视频信号被供应给构成屏幕的所有像素， 则所有像素将发射亮度相同的光。这将提供屏幕的均匀性。然而，实际上，包含诸如多晶硅的半导体薄膜的薄膜晶体管(TFT)在 器件特性上彼此不同。具体地，阈值电压Vth不是恒定的，而是在不同像素 之间变化。从晶体管特性公式1清楚地得知，即使栅极电压Vgs保持不变，
驱动晶体管阈值电压vth中的变化也会导致漏极电流Ids中的变化。这导致不同像素的亮度中的变化，从而降低了屏幕均匀性。因此，至今已经发展了并入了消除在驱动晶体管Tl的阈值电压中的变化的能力的像素电路。其示例 在专利文献2中公开。 -并入了消除在驱动晶体管Tl的阈值电压中的变化的能力的像素电路能 够改善由在屏幕均匀性和阈值电压中随时间产生的改变而导致的亮度的改 变。然而，只要涉及构成驱动晶体管的TFT的特性，已知不仅阈值电压Vth 而且迁移率M在不同像素之间变化。已知并入了校正迁移率ju以及阈值电压 Vth的能力的像素电路。其示例在专利文献3中公开。发明内容前述具有校正迁移率ju的能力的像素电路通过基本上在作为采样期间的 部分的给定的迁移率校正期间将来自驱动晶体管的输出电流负反馈到该驱动 晶体管的栅极来校正迁移率。迁移率ju越大，被负反馈的输出电流量越大。 这降低了驱动晶体管的栅极电压(如，信号电位)，因此抑制了输出电流。相 反，如果迁移率ii小，则负反馈小的电流量。因而，输出电流将不会显著下 降。以这种方式校正像素间的迁移率n中的变化。如上所述，过去的迁移率校正是通过将来自驱动晶体管的输出电流负反 馈到该驱动晶体管的栅极来实现的。然而，负反馈不可避免地导致驱动晶体 管的栅极电压(信号电压)的减少，如果不采取对策这将逐渐导致亮度的下 降。为了补偿由于负反馈而导致的亮度下降，视频信号幅度应被预先设置得 更大。然而，这会引起功率消耗的增加。另外，在过去的像素电路中，被连接于驱动晶体管的栅极的电容组件相 对较小。由于负反馈这将迅速地减少栅极电压。为抑制该减少，施加负反馈 的迁移率校正期间应该被设得尽可能短。然而，设置迁移率校正期间太短，或达到ps级，将由于例如线路延迟而导致时序控制中的变化，因此难以用稳 定的方式进行迁移率校正操作。具体地，如果面板大，线路延迟会非常大。 这使得难以用稳定的方式进行迁移率校正操作。因此迁移率校正操作中所包 含的以上困难已经成为要解决的问题。根据相关技术的前述问题，本发明需要提供如下像素电路，即该像素电 路能够实现具有低功率消耗同时通过负反馈来稳定校正驱动晶体管的迁移率
的能力以便保证足够的亮度的图像显示设备。为了达到以上需求，采用以下 手段。即，本发明的实施例的像素电路被布置在以行方向排列的用于供应控 制信号的扫描线和以列方向排列的用于供应视频信号的数据线相互交叉之处。该像素电路包括采样晶体管；驱动晶体管；电容，其被连接在所述采样晶体管的电流通路端和所述驱动晶体管的栅极之间；以及发光器件，其被连接于所述驱动晶体管的电流通路端。所述采样晶体管的栅极连接于所述扫 描线。所述采样晶体管的一个电流通路端被连接于所述数据线。另一电流通 路端用作与所述电容的连接点。所述釆样晶体管在给定的采样期间响应从所述扫描线供应的控制信号而导通以采样从所述数据线供应的^L频信号。所述驱动晶体管根据所采样的视频信号向所述发光器件供应输出电流。所述发光 器件通过来自所述驱动晶体管的输出电流来发出其亮度相称于所述视频信号 的光。所述像素电路在被设置在所述视频信号的采样期间内的校正期间操作， 以将所述驱动晶体管的电流通路端和所述采样晶体管的连接点电连接以便在 所述校正期间将所述输出电流负反馈到所述连接点。该像素电路通过所述输出电流的负反馈来校正所述驱动晶体管的迁移率 中的变化。该像素电路包括适应于将所述输出电流负反馈到所述连接点的负 反馈装置。更优选地，该负反馈装置包括被连接在所述驱动晶体管的电流通 路端和所述采样晶体管的连接点之间的开关晶体管。所述开关晶体管在校正 期间响应被施加于所述栅极的控制信号而导通以便将所述驱动晶体管的电流 通路端和所述采样晶体管的连接点电连接。可替换地，该负反馈装置包括被 连接在所述驱动晶体管的电流通路端和所述数据线之间的开关晶体管。所述 开关晶体管在校正期间响应被施加于所述栅极的控制信号而导通以便经由在 采样期间正导通的所述采样晶体管将所述驱动晶体管的电流通路端和所述连 接点电连接。该像素电路包括被连接在所述驱动晶体管的栅极和电流通路端之间的开关晶体管。所述开关晶体管在所述^L频信号的所述采样之前导通以 将等同于所述驱动晶体管的阈值电压的电压写到栅极。本发明的实施例的像素电路被布置在以行方向排列的用于供应控制信号 的扫描线和以列方向排列的用于供应视频信号的数据线相互交叉之处。该像 素电路包括采样晶体管；驱动晶体管；电容，其被连接于所述驱动晶体管 的栅极；以及发光器件，其被连接于所述驱动晶体管。所述釆样晶体管在给 定的采样期间响应来自所述扫描线的控制信号而导通以便将来自所述数据线
的视频信号采样到所述电容上。所述驱动晶体管根据所采样的视频信号向所 述发光器件供应输出电流。所述发光器件通过来自所述驱动晶体管的输出电 流来发出其亮度相称于所述视频信号的光。所述电路还包括第一开关晶体管 和与所述第一开关晶体管分离的第二开关晶体管。所述第一开关晶体管在所 述视频信号的所述采样之前导通以将等同于所述驱动晶体管的阈值电压的电 压写到所述电容。所述第二开关晶体管在被设置在所述视频信号的采样期间 内的校正期间操作以在校正期间将所述输出电流负反馈到所述电容。根据本发明的实施例，在对视频信号进行采样之后，构成负反馈装置的 开关晶体管将驱动晶体管的电流通路端(如，漏极)连接到采样晶体管的电 流通路端和电容之间的连接点(在下文中可以被称为输入侧节点)。该开关晶 体管的操作将流经驱动晶体管的输出电流负反馈到输入侧节点，因此使得电 位发生改变。该输入侧节点和驱动晶体管的栅极通过电容以AC方式耦合。 因而，该驱动晶体管的栅极电压改变。该输入侧节点的改变使得驱动晶体管 的栅极电压VgS的绝对值下降。驱动晶体管的输出电流越大，该功能变得越 显著。因此，如果驱动晶体管的驱动能力(即，迁移率M)在像素间存在不同，则会使得驱动电流降低。这允许校正驱动晶体管的迁移率w中的变化， 因此提供了具有极好的亮度均匀性的图像显示设备。具体地，本发明的实施例具有专门用作负反馈装置的开关晶体管。该开 关晶体管将驱动晶体管的电流通路端(如，漏极)和电容的输入侧节点电连 接。由于在采样期间开关晶体管被控制为导通，而且采样晶体管也导通。因 而，在迁移率校正期间，驱动晶体管的电流通路端和数据线经由导通的采样 晶体管而电连接。典型地从面板的顶部到底部布置数据线。因而，这些线具 有相对大的寄生电容。因此，输入侧节点的电容成分相对大，使得输入侧节 点的电位在迁移率校正期间以相对慢的速度增加。即，驱动晶体管栅极电压Vgs的减小进行得相对慢。因此在迁移率校正期间需要同样緩慢地进行时序 控制。这使得即使在由于较大面板而导致p校正线的线路延迟增加的情况下 也可能以稳定的方式来校正迁移率u中的变化。


图l是图示过去的像素电路的示例的电路图；图2是图示并入了与本发明的实施例相关的像素电路的图像显示设备的
整体配置的方框图；图3是图示像素电路的参考示例的电路图；图4是被用于描述图3所示的像素电路的操作的时序图；图5是图示与本发明的实施例相关的像素电路的第一实施例的电路图；图6是被用于描述该第一实施例的操作的时序图；图7是图示与本发明的实施例相关的像素电路的第二实施例的电路图；图8是被用于描述该第二实施例的操作的时序图；图9是图示与本发明的实施例相关的像素电路的第三实施例的电路图；图IO是被用于描述该第三实施例的操作的时序图；图11是图示与本发明的实施例相关的像素电路的第四实施例的电路图；图12是被用于描述该第四实施例的操作的时序图；图13是图示与本发明的实施例相关的像素电路的第五实施例的电路图；以及图14是图示与本发明的实施例相关的像素电路的第六实施例的电路图。
具体实施方式
以下将参考附图具体描述本发明的优选实施例。图2是图示具有与本发 明的实施例相关的被集成入IC的像素电路的图像显示设备的整体配置的方 框图。如图所示，该图像显示设备包括在中央的像素阵列单元以及在此像素 阵列单元周围提供的数据线驱动电路和扫描线驱动电路。像素阵列单元包括 以行方向排列的扫描线1到m，以列方向排列的数据线1到n,及每个都被 布置在扫描线与数据线相互交叉处的像素电路。扫描线驱动电路被连接于扫 描线1到m,且连续地供应用于线性连续扫描同一电路的控制信号。数据线 驱动电路被连接于数据线1到n，且向每个像素电路供应视频信号。图3是图示图2所示的像素电路的配置示例的电路图。要注意的是，该 像素电路是本发明所基于的参考示例。将简要描述该参考示例，因为它可用 于阐明本发明的背景。该像素电路包括四个P-沟道晶体管Tl到T4,两个电 容Cl和C2及发光器件OLED。在这四个晶体管Tl到T4中，Tl是驱动晶 体管，T2和T3是开关晶体管，T4是采样晶体管。驱动晶体管T1的一个电 流通路端(源极)与电源电位VDD相连。其另一电流通路(漏极D)经由开 关晶体管T2与发光器件OLED的阳极相连。发光器件OLED的阴极与地电
位GND相连。开关晶体管T2的栅极被连接于与扫描线平行排列的驱动线。 驱动晶体管Tl的漏极D经由另一开关晶体管T3与驱动晶体管Tl的栅极G 相连。电容C2被连接在此栅极G和给定的电源电位之间。与扫描线平行排 列的自动零线(auto -zero line )与开关晶体管T3的才册才及相连。采样晶体管T4 的一个电流通路端与电容Cl的一端相连。该连接点可以指的是本说明书中的 输入节点。电容C1的另一端与驱动晶体管Tl的栅极G相连。采样晶体管 T4的另一电流通路端与数据线相连。因此，通过耦合电容Cl,以AC方式将 采样晶体管T4的电流通路端与驱动晶体管Tl的控制端(栅极G )连接在一 起。扫描线与采样晶体管T4的栅极相连。图4是被用于描述图3所示的像素电路的操作的时序图。图4不仅图示 了分别被连接于晶体管T2、 T3和T4的控制端(栅极)的驱动线、自动零线 和扫描线的电位(如，控制信号波形)中的改变，还图示了数据线的信号电 位中的改变。该图还呈现了示出驱动晶体管Tl的栅极电位中的改变的波形。首先在预备期间Jl,驱动线和自动零线被下拉至低电平，使得晶体管T2 和T3导通。此时，驱动晶体管T1以二极管连接的状态与发光器件OLED相 连，使得漏极电流流经驱动晶体管Tl。在下一自动零期间J2，驱动线被上拉至高电平，使得开关晶体管T2不 导通。此时扫描线处于低电平，使得采样晶体管T4导通，并使得在数据线施 加参考电位Vref。由于流向驱动晶体管Tl的电流被切断，驱动晶体管Tl的 栅极电位增加。然而，当该电位升高到电平VDD-IVthi时，驱动晶体管T1将 不导通，使得该电位稳定。在此该操作可以指的是"自动零操作"。该自动零 操作允许向栅极G写入等同于驱动晶体管Tl的阈值电压Vth的电压。在下一翁:据写入期间J3,自动零线转换(swing)至高电平，使得开关晶 体管T3不导通。另外，数据线电位从Vref减少了信号电压AVdata。数据线 电位中的这种改变使得驱动晶体管T1的栅极电位经由电容C1减少了 AVgl。在被设在数据写入期间J3内的迁移率校正期间J4中，自动零线被下拉 至低电平经过一段短期时间，使得开关晶体管T3暂时导通。此时，驱动晶体 管T1导通，使得电流从驱动晶体管Tl的源极流向漏极D。该电流经由开关 晶体管T3被负反馈到驱动晶体管Tl的栅极G。该负反馈操作使得驱动晶体 管T1的栅极电位增加。当栅极电位增加了 AVg2时，自动零线转换回到高电 平，使得开关晶体管T3截止(不导通)。 在发光期间J5,扫描线被提高到高电平，使得采样晶体管T4不导通。驱动线被下拉至低电平，使得开关晶体管T2导通。因此，输出电流流经驱动 晶体管Tl和发光器件OLED，使得发光器件OLED开始发光。在以上数据写入期间J3的数据写入中，如果忽略寄生电容，则分别由以 下公式2和3来表述A Vgl和驱动晶体管Tl的栅极电位Vg:AVgl二AVdatax C1/(C1+C2)……(2)Vg=VDD-,-AVdataxCl〃Cl+C2)……(3)在此，考虑以下情况，即在迁移率校正期间J4期间没有进行迁移率校正 操作。在这种情况下，当数据写入期间J3结束后，该控制前进到发光期间J5。 假设在发光期间J5中流经发光器件OLED的电流为Ioled,由与发光器件 OLED串联的驱动晶体管Tl来控制该电流Ioled的量。假设驱动晶体管Tl 操作在其饱和区，采用已知的MOS晶体管特性公式1和以上两个公式通过公 式4来表述Ioled:Ioled= m Cox ( W/l ) ( 1/2 ) (VDD-Vg-|Vth|) 2= ja Cox ( W/L ) ( 1/2 ) ( △ Vdata x CI/ ( Cl+C2 ) 2…...(4 ) 这里ju是驱动晶体管Tl中的多数载流子的迁移率，Cox是每单位面积的 栅极电容，W是栅极宽度，L是栅极长度。根据以上公式4，由与驱动晶体 管Tl的阈值电压Vth无关的外部给定的信号电压AVdata来控制Ioled。换句 话说，图3所示的像素电路不受驱动晶体管的阈值电压Vth中的像素间的变 化的影响，因而允许提供具有相对高的电流均匀性和进而(in its turn )相对 高的亮度均匀性的显示器件。然而，根据以上公式4，很清楚，像素间的迁移率m中的变换会直接导 致输出电流Ioled中的变化。因此，在图4所示的时序图中，在被设置在数据 写入期间J3内的迁移率校正期间J4中校正迁移率m 。如果在校正期间J4的 短时间内自动零线被下拉至低电平，由于流经驱动晶体管Tl的电流而导致驱 动晶体管Tl的栅极电位增加了 AVg2。这使得从驱动晶体管Tl流向发光器 件OLED的电流量在发光期间J5内降低。这种减小栅极电位的作用在本说明 书中被称为负反馈操作。驱动晶体管T1的迁移率ju越大，驱动晶体管T1的 栅极电压Vgs (栅极和源极之间的电位不同)通过负反馈操作而变小得越多。 因此，很清楚，通过图4的时序图所示的迁移率校正操作校正了迁移率p中 的变化。
如果前述负反馈操作被设置得太长，从驱动晶体管Tl流到发光器件 OLED的电流量降低，导致无法达到所期望的亮度。因此，负反馈时间应该被保持在特定界限内。另一方面，驱动晶体管T1通常具有大的电流驱动能力 来驱动发光器件OLED。电容C1和C2需要被构造在小像素内。因此，它们 的电容有限。这使得T1栅极电位更可能在负反馈操作时间快步增加。更具体 地，从面板设计的角度出发，luA的Tl电流和大约500fF的C2电容是惯例。 在这种情况下，假设负反馈时间是3us，则栅极电位中的增加如下 △ Vg2=luA x 3us/500ff=6[V]即，负反馈操作使Vgs减小了差不多6V。在这种情况下，应该预先用比 Vgs的减少大足够多的幅度来驱动数据线。然而，从功率消耗、驱动数据线 的驱动器的成本等观点来说，这在实际上是不可接受的。较短的负反馈时间 可能会成为减轻该问题的选择。然而，适用于控制负反馈时间的自动零线具 有线路延迟。因此，在尤其面板4艮大的情况下，在短时间内难以进行选择和 取消选择的操作。图5为图示与本发明的实施例相关的像素电路的第一实施例的电路图。 为便于其理解，用相同的标号指明与图3中的参考示例相关的像素电路的成 分相同的成分。如图所示，该像素电路包括五个晶体管Tl到T5、两个电容 Cl和C2及发光器件OLED。从与图4所示的参考示例的对比中清楚地看到， 该像素电路具有一个额外的开关晶体管T5。该开关晶体管T5构成了负反馈 装置并已经被添加专门用于负反馈操作。要注意的是，尽管在图5中的第一 实施例中PMOS晶体管被用作晶体管Tl到T5,但是本发明不限于此。具体 地，晶体管T2到T5是简单的开关。因此，PMOS晶体管的所有或某些可以 用NMOS晶体管或其它开关器件来代替。在以行方向排列用于供应控制信号的扫描线和以列方向排列用于供应视 频信号的数据线相互交叉之处基本地布置该像素电路。该像素电路至少包括 采样晶体管T4、驱动晶体管T1、被连接在采样晶体管T4的电流通路端和驱 动晶体管T1的栅极G之间的电容C1。像素电路还包括被连接在电容C1的 一端和给定的电源电位之间的电容C2,和被连接于驱动晶体管Tl的电流通 路端(漏极D )的发光器件OLED。釆样晶体管T4的栅极被连接于扫描线。 该釆样晶体管T4的一个电流通路端被连接于数据线，而其另一电流通路端用 作与电容Cl的连接点A。采样晶体管T4在给定的采样期间响应从扫描线供 应的控制信号而导通，以便采取从数据线供应的视频信号。驱动晶体管Tl根据所采样的视频信号在给定的发光期间向发光器件OLED供应输出电流。 发光器件OLED通过来自驱动晶体管Tl的输出电流来发出其亮度与视频信 号相称的光。该像素电路的特征在于，它具有负反馈装置。该负反馈装置在 被设置在视频信号的采样期间内的校正期间进行操作，以将驱动晶体管Tl 的漏极D和采样晶体管T4的连接点A电连接，因此将输出电流负反馈到连 接点A并在校正期间校正迁移率ju 。在本实施例中，开关晶体管T5构成了负反馈装置。开关晶体管T5插入 驱动晶体管Tl的漏极D和采样晶体管T4的连接点A之间。该开关晶体管 T5响应在校正期间被施加于其栅极的控制信号而导通，以将驱动晶体管Tl 的漏极D和采样晶体管T4的连接点A电连接。该像素电路包括被连接在驱 动晶体管T1的栅极G和漏极D之间的单独的开关晶体管T3。该开关晶体管 T3在采样视频信号之前导通以将等同于驱动晶体管Tl的阈值电压Vth的电 压写入到其栅极G。图6是用于描述在图5所示的像素电路的操作的时序图。为便于其理解， 用相同的标号指明与图4的时序图所示的成分相同的成分。首先在预备期间 Jl,驱动线与自动零线被下拉至低电平，使得驱动晶体管T2和T3导通。此 时，驱动晶体管Tl与处于二极管连接状态的发光器件OLED相连，使得电 流流经驱动晶体管Tl。在接下来的自动零期间J2,驱动线被上拉至高电平，使得开关晶体管T2 不导通。此时，扫描线处于低电平，使得采样晶体管T4导通，并使得参考电 位Vref被施加于数据线。由于流到驱动晶体管Tl的电流被切断，因此驱动 晶体管Tl的栅极电位增加。然而，当该电位上升到电平VDD-IVthl时，驱动 晶体管T1将不导通，使得该电位稳定。在接下来的数据写入期间J3,自动零线转换至高电平，使得开关晶体管 T3不导通。另外，使数据线电位从Vref降低AVdata。该数据线电位中的改 变使得驱动晶体管Tl的栅极电位经由电容C1降低了 AVgl。在具体被设置于数据写入期间J3内的校正期间J4中，被连接于开关晶 体管T5的栅极的M校正线被下拉至低电平经过一段短期时间，使得开关晶体 管T5导通。此时，由于数据写入操作而导通该驱动晶体管Tl,使得电流从 驱动晶体管Tl的源极流到漏极D。该电流经由开关晶体管T5被负反馈到与
电容C1的连接点A。因此，电容C1的输入侧电位增加，使得驱动晶体管T1 的栅极电位增加。当该栅极电位增加了 AVg2时，m冲交正线上升至高电平， 使得开关晶体管T5不导通。在发光期间J5中，扫描线被上拉至高电平，使得采样晶体管T4不导通。 驱动线被下拉至低电平，使得开关晶体管T2导通。因此，输出电流流经驱动 晶体管Tl和发光器件OLED,使得发光器件OLED开始发光。要注意的是， 所有前述的时期，即，预备期间J1、自动零期间J2及包括校正期间J4的数 据写入期间J3都被分配在被指定给像素的一个水平选择期间内(1H)。如与在图3和图4中所示的参考示例一样，在图5和图6中所示的第一 实施例包括消除Vth中的变化和校正迁移率ii中的变化的能力。在此，第一 实施例的显著特性在于，在校正迁移率m中的变化期间，通过开关晶体管T5 来电连接驱动晶体管Tl的电流通路端(漏极节点)和电容C1的输入侧节点。 此时，采样晶体管T4也导通。因此，驱动晶体管Tl的漏极和数据线电连接。 典型地从面板的顶部到底部来布置该数据线。因此，这些线具有相对大的杂 散电容。因而，当在校正迁移率n中的变化期间负反馈来自驱动晶体管Tl 的电流到数据线时，数据线电位慢步增加。因而，在负反馈操作中緩慢地进 行Vgs的减小。因此，需要同样緩慢地进行jLl校正线的时序控制。这使得即使在由于较大面板而导致m校正线的线路延迟增加的情况下也可能以稳定的 方式来校正迁移率m中的变化。图7是图示与本发明的实施例相关的像素电路的第二实施例的电路图。 为便于其理解，用相同的标号指明与图5中的第一实施例的成分相同的成分。 第二实施例与第一实施例不同之处在于，构造负反馈装置的开关晶体管T5 被连接在驱动晶体管Tl的电流通路端(漏极D)和数据线之间。开关晶体管 T5的控制端(栅极)被连接于与扫描线平行排列的y校正线。开关晶体管 T5响应在校正期间被施加于其栅极的控制信号而导通，因此将驱动晶体管 Tl的漏极D经由数据线并进一步经由在采样期间正导通的采样晶体管T4与 连接点A相连。因而，用在连接点A和数据线之间所建立的电连续性来进行 负反馈操作，因此提供与第一实施例完全相同的效果。图8是用于描述图7所示的第二实施例的操作的时序图。第二实施例以 与第一实施例相同的方式操作。即，在被设置于数据写入期间J3内的校正期 间J4中，n校正线被下拉至低电平经过一段短期时间，使得开关晶体管T5导通。此时，驱动晶体管T1导通，4吏得电流从其源极流向其漏极。该电流流 经开关晶体管T5到数据线。因而，数据线电位增加。另外，电容C1的输入侧电位也经由正导通的采样晶体管T4而增加。这使得驱动晶体管Tl的栅极 电位增加。当该栅极电位增加了 AVg2时，ia校正线上升到高电平，使得开 关晶体管T5不导通。图9是图示与本发明的实施例相关的像素电路的第三实施例的电路图。 第三实施例与第一实施例基本上类似。为便于其理解，与用相同的标号指明 与第 一实施例的成分相同的成分。该第三实施例与第 一实施例不同之处在于， 添加了开关晶体管T6。开关晶体管T6的一个电流通路端与连接点A相连， 而其另一电流通路端与参考电位Vref相连。开关晶体管T6的栅极与第二自 动零线相连。要注意的是，被连接于开关晶体管T3的栅极的自动零线被表示 作为具体在图9中的第一自动零线，用于与第二自动零线区分。图10是用于描述图9所示的第三实施例的操作的时序图。为便于其理解， 用相同的标号指明与图6的时序图所示的成分相同的成分。在图5和图6所 示的第一实施例中，需要在一个水平选择期间(1H)内进行自动零和数据写 入操作。即，数据线电位在参考电位Vref和信号电压AVdata之间切换。因 而，应该在一个水平选择期间内完成自动零和数据写入操作。相反，在本实 施例中，已经添加了开关晶体管T6,以将参考电位Vref从数据线中分离以便 设置该电位到连接点A。开关晶体管T6使得可能在数据写入操作之前进行自 动零操作。因而，能够简化数据线上的信号波形，提供了更多可用于自动零 和数据写入操作的时间。从图10中的时序图清楚地看到，能够花费整个水平 选择期间(1H)作为数据写入期间J3。时序和自动零期间J2的时序和持续 时间可以被自由设置，只要在水平扫描期间之前提供期间J2。图11是图示与本发明的实施例相关的像素电路的第四实施例的电路图。 该第四实施例与图9所示的第三实施例基本上类似且是其修改版本。在本实 施例中，被连接于开关晶体管T3的栅极的第一自动零线和被连接于开关晶体 管T6的栅极的第二自动零线被合并为单根公共自动零线。该公共自动零线被 用于同时控制开关晶体管T3和T6的导通/截止状态。这提供了与扫描线平行 排列的减少的数量的控制线。图12是被用于描述图11所示的第四实施例的操作的时序图。在自动零 线期间J2中自动零线转换到低电平。因而，开关晶体管T3和T6同时导通， 进行给定的自动零操作。图13是图示与本发明的实施例相关的像素电路的第五实施例的电路图。 该实施例与图7中所图示的第二实施例基本上类似。该第五实施例与第二实施例不同之处在于，在参考电位Vref和连接点A之间添加了用于自动零操作 的开关晶体管T6。在此方面，该第五实施例与图9所示的第三实施例在配置 上类似。本实施例的操作时序图与图IO中的类似。如第三实施例一样，本实 施例允许在数据写入操作之前进行自动零操作。因而，数据线上的信号波形 可以;故简化，提供了更多可用于自动零和数据写入^t喿作的时间。图14是图示与本发明的实施例的像素电路相关的第六实施例的电路图。 该第六实施例与图13所示的第五实施例基本上类似。该第六实施例与第五实 施例不同之处在于，开关晶体管T3和T6共享自动零线。在此方面，该第六 实施例与第四实施例类似。本实施例允许用单条自动零线进行自动零操作， 提供了总体上减少的数量的控制线。本领域技术人员应当理解，在所附权利要求书或其等效物的范围内，可 以依赖设计要求和其它因素进行各种修改、组合、子组合及替换。相关申请的交叉引用本发明包含与2006年8月23日在日本专利局提交的日本专利申请 JP2006-226754相关的主题，其全部内容被引用附于此。
权利要求
1.一种像素电路，其被布置在以行方向排列的用于供应控制信号的扫描线和以列方向排列的用于供应视频信号的数据线相互交叉之处，所述像素电路包括采样晶体管；驱动晶体管；电容，其被连接在所述采样晶体管的电流通路端和所述驱动晶体管的栅极之间；以及发光器件，其被连接于所述驱动晶体管的电流通路端，其中所述采样晶体管的栅极连接于所述扫描线，且所述采样晶体管的一个电流通路端被连接于所述数据线，而另一电流通路端用作与所述电容的连接点，所述采样晶体管在给定的采样期间响应从所述扫描线供应的控制信号而导通以采样从所述数据线供应的视频信号，所述驱动晶体管根据所采样的视频信号向所述发光器件供应输出电流，所述发光器件通过来自所述驱动晶体管的输出电流来发出其亮度相称于所述视频信号的光，以及所述像素电路在被设置在所述视频信号的采样期间内的校正期间操作，以将所述驱动晶体管的电流通路端和所述采样晶体管的所述连接点电连接以便在所述校正期间将所述输出电流负反馈到所述连接点。
2. 如权利要求1所述的像素电路，其中所述电路通过所述输出电流的负反馈来校正所述驱动晶体管的迁移率中 的变化。
3. 如权利要求1所述的像素电路，包括适应于将所述输出电流负反馈到 所述连接点的负反馈装置。
4. 如权利要求3所述的像素电路，所述负反馈装置包括被连接在所述驱 动晶体管的电流通路端和所述采样晶体管的连接点之间的开关晶体管，其中所述开关晶体管在校正期间响应被施加于栅极的控制信号而导通以便将 所述驱动晶体管的电流通路端和所述采样晶体管的连接点电连接。
5. 如权利要求3所述的像素电路，所述负反馈装置包括被连接在所述驱 动晶体管的电流通路端和所述数据线之间的开关晶体管，其中 所述开关晶体管在校正期间响应被施加于栅极的控制信号而导通以便经 由在采样期间正导通的所述采样晶体管将所述驱动晶体管的电流通路端和所 述连接点电连接。
6. 如权利要求1所述的像素电路，包括被连接在所述驱动晶体管的栅极 和电流通路端之间的开关晶体管，其中所述开关晶体管在所述视频信号的所述采样之前导通以将等同于所述驱 动晶体管的阈值电压的电压写到栅极。
7. —种像素电路，其被布置在以行方向排列的用于供应控制信号的扫描 线和以列方向排列的用于供应视频信号的数据线相互交叉之处，所述像素电路包括采样晶体管； 驱动晶体管；电容，其被连接于所述驱动晶体管的栅极；以及 发光器件，其被连接于所述驱动晶体管，其中所述采样晶体管在给定的采样期间响应来自所述扫描线的控制信号而导 通以便将来自所述数据线的视频信号采样到所述电容上，所述驱动晶体管根据所采样的视频信号向所述发光器件供应输出电流，所述发光器件通过来自所述驱动晶体管的输出电流来发出其亮度相称于 所述视频信号的光，所述电路还包括第一开关晶体管和与所述第一开关晶体管分离的第二开 关晶体管，所述第 一开关晶体管在所述视频信号的所述采样之前导通以将等同于所 述驱动晶体管的阈值电压的电压写到所述电容，以及所述第二开关晶体管在被设置在所述视频信号的采样期间内的校正期间操作以在校正期间将所述输出电流负反馈到所述电容。
8. —种显示设备，包括扫描线，其以行方向排列的用于供应控制信号； 数据线，其以列方向排列的用于供应视频信号；以及 像素电路，其被布置在所述扫描线和所述数据线相互交叉之处，所述像 素电路至少包括 采样晶体管， 驱动晶体管，电容，其被连接在所述采样晶体管的电流通路端和所述驱动晶体管的栅才及之间；以及发光器件，其被连接于所述驱动晶体管的电流通路端，其中 所述采样晶体管的栅极被连接于所述扫描线，且所述采样晶体管的一个电流通路端被连接于所述数据线，而另 一 电流通路端用作与所述电容的连接点，所述采样晶体管在给定的采样期间响应从所述扫描线供应的控制信号而导通以采样从所述数据线供应的视频信号，所述驱动晶体管根据所采样的视频信号向所述发光器件供应输出电流， 所述发光器件通过来自所述驱动晶体管的输出电流来发出其亮度相称于所述视频信号的光，以及所述像素电路在被设置在所述视频信号的采样期间内的校正期间操作，以将所述驱动晶体管的电流通路端和所述采样晶体管的连接点电连接以便在所述校正期间将所述输出电流负反馈到所述连接点。
全文摘要
本文公开了一种像素电路，其被布置在以行方向排列的用于供应控制信号的扫描线和以列方向排列的用于供应视频信号的数据线相互交叉之处。该像素电路包括采样晶体管；驱动晶体管；电容，其被连接在所述采样晶体管的电流通路端和所述驱动晶体管的栅极之间；以及发光器件，其被连接于所述驱动晶体管的电流通路端。
文档编号H05B33/08GK101131802SQ20071014276
公开日2008年2月27日 申请日期2007年8月23日 优先权日2006年8月23日
发明者汤本昭, 浅野慎, 甚田诚一郎 申请人:索尼株式会社