数据线驱动电路、电光装置以及电子设备的制作方法

专利名称：数据线驱动电路、电光装置以及电子设备的制作方法
技术领域：
本发明涉及与时钟信号同步地将多个数据按照时间序列排列后的 数据信号在多个系统中展开的技术。
背景技术：
在作为图像形成装置的打印机中使用有曝光头，其用于在感光体鼓 等像载持体上形成静电潜像。另外，在有源矩阵方式的液晶显示装置中 使用用于进行图像显示的显示屏。在曝光头中，在主扫描方向上排列配
置多个发光元件。作为发光元件，使用EL (Electro Luminescent)元 件、发光二极管等。在显示屏中，在主扫描方向和副扫描方向上排列配 置包含有开关元件和液晶元件的液晶像素。以上设备均在主扫描方向上 设置数据线驱动电路，进行将数据输出到各个发光元件或液晶像素中的 处理。
图17是表示数据线驱动电路的一例的方框图。如该图所示，数据 线驱动电路420具有输入锁存电路421,其对数据信号DATA进行釆 样，并保持规定的时间；移位寄存器423,其将开始脉冲信号SP作为 触发信号，按照每个时钟信号CLK，移位输出选择脉冲；行存储器425， 其与来自移位寄存器423的选择脉冲同步地顺序保存数据信号DATA, 保持以行为单位的DATA;保持存储器426,其保存根据锁存信号LS 统一输出的行存储器425的数据；电平移位器427，其使显示用数据信 号的电平与下一级的D/A转换器428匹配；D/A转换器428,其根据基 准电压，把显示用数据信号转换成模拟电压；以及输出电路429，其作 为緩冲电路工作，向发光元件电路组等输出驱动电压。
以往，利用IC来实现数据线驱动电路，但近年来，从降低成本、 削减安装部件数目来提高可靠性等方面考虑，如专利文献1所记载的那 样，用TFT ( Thin Film Transistor )形成数据线驱动电路的一部分。
专利文献1:特开2005-234241号公报(特别参照图1)
从输入锁存电路421输出的数据信号DATA，根据从移位寄存器423 输出的选择脉冲，被输入到行存储器425。这里，选择脉冲的相位与数 据信号DATA的相位的关系，理想的如图18 (a)所示那样，优选数据 信号DATA的相位稍微滞后于选择脉冲的相位(dl )。如果是这样的关 系，则可充分确保读取期间rl，能够可靠地进行数据信号DATA的读 取。另一方面，如图18(b)所示那样，如果数据信号DATA的相位滞 后于选择脉冲的相位较大(d2)，则由于读取期间r2过短，会产生不能 读取的情况。而如果为了防止这种情况，如图18 (c)所示，有意识地 提前数据信号的相位(el)，则会产生期间r3,使得在本来应读取的数 据是第N数据信号DATA(N)的情况下，却读取了下一个第N+l数据 信号DATA ( N+l )。
一般，由于行存储器425比移位寄存器423的电容性负载大，所以 存在数据信号DATA相对选择脉冲会产生延迟的倾向。在如以往那样用 IC实现了数据线驱动电路的情况下，由于能够使输入锁存电路421的 驱动能力足够大，所以比较容易实现如图18 (a)所示那样的理想的相 位关系。但是，由于TFT比IC的驱动能力弱，所以在用TFT形成输 入锁存电路421时，数据信号DATA相对选择脉冲逐步延迟。并且，由 于延迟量的差异较大，所以，难以消除选择脉冲与数据信号DATA的相 位偏差，难以可靠地进行数据信号DATA的读取。在专利文献l中，虽 然记载了用TFT形成数据线驱动电路的一部分，但其前提是输入锁存 电路要由IC构成。

发明内容
本发明就是鉴于这样的状况而提出的，其目的是在根据移位寄存器 的选择脉冲读取数据的数据线驱动电路中，消除选择脉冲的时钟与数据 的相位偏差。
为了解决上述的课题，本发明第1实施方式的数据线驱动电路具有 级联连接的多个模块，上述多个模块各自具有移位寄存器，其按照每 个模块顺序地使多个选择信号与时钟信号同步并依次输出；数据同步电 路，其将多个数据按照时间序列排列后的数据信号的相位，以上述时钟 信号为基准进行调整，并输出到下一级的模块；数据展开电路，其根据
上述多个选择信号把由上述数据同步电路调整后的数据信号的各个数
据，在多个系统中展开；以及信号生成电路，其生成与上述数据展开电 路展开后的各个数据对应的驱动信号。
根据上述的结构，由于在多个模块的每一个中配置了用于以时钟信 号为基准调整数据信号的相位的数据同步电路，所以，消除了各个选择 信号与数据信号的各个数据的定时偏差。因此，能够可靠地执行数据展 开电路所进行的数据信号的展开。另外，由于在选择信号的生成中使用 的时钟信号也被兼用在数据信号的相位调整中，所以，与才艮据个别信号 执行选择信号的生成和数据信号的相位调整的结构相比，具有筒化数据 线驱动电路和外围电路的结构的优点。
本发明第2实施方式的数据线驱动电路具备级联连接的多个模块，
上述多个模块的每一个具有移位寄存器，其按照每个模块顺序地使多
个选择信号与时钟信号同步并依次输出；数据同步电路，其将多个数据 按照时间序列排列后的数据信号的相位，以与上述时钟信号相同的频 率、相位滞后于该时钟信号的调整用时钟信号为基准进行调整，并输出 到下一级的模块；数据展开电路，其根据上述多个选择信号把由上述数 据同步电路调整后的数据信号的各个数据，在多个系统中展开；以及信 号生成电路，其生成与上述数据展开电路展开后的各个数据对应的驱动 信号。
根据上述的结构，由于在多个模块的每一个中配置了用于以调整用 时钟信号为基准调整数据信号的相位的数据同步电路，所以，消除了各 个选择信号与数据信号的各个数据之间的定时偏差。因此，能够可靠地 执行由数据展开电路所进行的数据信号的展开。并且，由于根据相对时 钟信号延迟的调整用时钟信号来调整数据信号的相位，所以与时钟信号 被兼用于数据信号的相位调整的结构相比，可提高数据展开电路所进行 的数据信号的展开的可靠性。
在以上的各个实施方式的数据线驱动电路中，上述数据同步电路通 过延迟上述数据信号来调整相位，上述多个模块的每一个中包含用于延 迟上述移位寄存器的各个选择信号的输出定时的调整电路。根据上述的 方式，由于各个选择信号的输出定时由调整电路延迟，所以，能够与通
过数据同步电路的调整使数据信号延迟的结构无关，消除各个选择信号 与数据信号的各个数据的定时的偏差。并且，在更理想的实施方式中， 上述调整电路根据上述时钟信号延迟开始脉冲，上述移位寄存器通过将 上述调整电路延迟后的开始脉冲与上述时钟信号同步地依次移位来生 成上述多个选择信号。
在第2实施方式的数据线驱动电路中，上述数据同步电路通过延迟 上述数据信号来调整相位，具有控制部，该控制部暂时停止上述时钟信 号电平的变动，以使上述各个模块的上述移位寄存器的上述各个选择信 号的输出的定时产生延迟。根据上述方式，由于控制部通过暂时停止时 钟信号的电平的变动，来延迟选择信号的输出定时，所以能够与通过数 据同步电路的调整使数据信号延迟的结构无关，消除各个选择信号与数 据信号的各个数据之间的定时偏差。而且，由于不需要用于延迟开始脉 沖的调整电路，所以还具有可简化数据线驱动电路的结构的优点。
在本发明的优选实施方式中，上述多个模块的每一个具有驱动能力 相同的第l緩沖部、第2緩冲部、和第3緩冲部，在上述多个模块的每 一个中，通过上述第l緩沖部向上述移位寄存器输入上述时钟信号，通 过上述第2緩沖部向上述数据展开电路输入上述数据信号，通过上述第 3緩冲部向下一级的模块的上述数据展开电路输入上述调整用时钟信 号。根据上述方式，由于在每个模块中抑制了时钟信号、调整用时钟信 号、数据信号之间的相位偏差，所以，与通过连接多个模块的布线把时 钟信号和调整用时钟信号的各个信号供给各个模块的结构相比，可提高
数据展开电路所进行的数据信号的展开的可靠性。
本发明的电光装置，具有上述各个方式所涉及的数据线驱动电路； 和按照上述数据线驱动电路输出的各个数据信号进行驱动的多个像素。 本发明的电光装置可以被显示图像的显示装置和对像载持体(例如感光 体鼓)进行曝光的曝光装置等各种电子设备所釆用。


图l是表示利用了包含本发明的数据线驱动电路的曝光头的图像形 成装置的一部分的结构的立体图。
图2是表示发光装置的电气结构的方框图。
图3是表示第1实施方式中的数据线驱动电路的结构的方框图。
图4是表示移位寄存器、行存储器、保持存储器的结构例的电路图。
图5是用于说明数据线驱动电路的动作的时序图。
图6是表示数据同步电路的结构例的方框图。
图7是用于说明数据同步电路的动作的时序图。
图8是表示数据同步电路的结构的其他例的方框图。
图9是表示使用了 2条数据信号线的情况下的移位寄存器、行存储 器、保持存储器的结构例的电路图。
图IO是表示第2实施方式中的数据线驱动电路的结构的方框图。
图11是表示第3实施方式中的数据线驱动电路的结构的方框图。
图12是用于说明数据线驱动电路的动作的时序图。
图13是表示第4实施方式中的数据线驱动电路的结构的方框图。
图14是表示图像形成装置的一例的纵剖面图。
图15是表示图像形成装置的其他例的纵剖面图。
图16是表示显示装置的结构的方框图。
图17是表示以往的数据线驱动电路的结构的方框图。
图18是表示选择脉冲与数据信号的关系的时序图。
图中符号说明10-发光装置；15-聚光性透镜阵列；110-感光 体鼓；310 -发光元件电路组；320 -数据线驱动电路；321 -输入锁 存电路；322-1-322-4 -数据同步电路；323-1-323-4 -移位寄存器； 324-1~324-4 —调整电路；325-1 325-4 -行存储器；326-1~326-4 —保 持存储器；327-1~327-4 -电平移位器；328-1-328-4 - D/A转换器；
329-1~329-4-输出电路；330—控制部。
具体实施例方式
下面，参照附图，对本发明的各种实施方式进行说明。另外，在各 图中，对于相同的部分标记相同的符号。
< 1.第1实施方式>
图1是表示把包含本发明的数据线驱动电路的发光装置10作为曝 光头(曝光装置)使用的图像形成装置的局部结构的立体图。如该图所 示，图像形成装置包含发光装置10、聚光性透镜阵列15、和感光体鼓 110。发光装置IO具有多个发光元件。从发光元件射出光。根据要打印 到纸等记录材料上的图像的形态，而选择性地进行射出。这些光射入聚 光性透镜阵列15。感光体鼓110由在主扫描方向上延伸的旋转轴支撑， 使外周面在与发光装置10相对的状态下向副扫描方向(记录材料的搬 送方向)旋转。
聚光性透镜阵列15被配置在发光装置10与感光体鼓110之间的间 隙中。该聚光性透镜阵列15包含以各个光轴朝向发光装置10的姿势阵 列状配置的多折射率分布型透镜。从发光装置10的各个发光元件射出 的光在通过了聚光性透镜阵列15的各个折射率分布型透镜后，到达感 光体鼓110的表面。通过该曝光，在感光体鼓110的表面上形成与所希 望的图像对应的潜像(静电潜像)。
图2是表示发光装置10的电气结构的方框图。如图2所示，发光 装置10具有发光元件电路组310、数据线驱动电路320、和控制部330。 发光元件电路组310包含被配置成线状或面状的多个发光元件。数据线 驱动电路320通过生成并输出驱动信号，驱动各个发光元件。本实施方 式的数据线驱动电路320为包含形成在绝缘性基板表面上的TFT而构 成。控制部330通过输出各种信号(时钟信号CLK、数据信号DATA、 开始脉沖信号SP、锁存信号LS)，控制数据线驱动电路320。
图3是表示数据线驱动电路320的结构的方框图。数据线驱动电路 320由输入锁存电路321和多个模块(模块1 模块4)构成，生成多个
驱动信号VO ( V01-V0512 )。输入锁存电路321对从控制部330输入 的数据信号DATA进行锁存。数据信号DATA是将用于指定发光元件 的灰度(光量)的数据与时钟信号CLK同步地按时间序列排列后的信 号。
模块1 模块4级联连接。各个模块i( i=l 4 )具有数据同步电路322-i、 移位寄存器323-i、调整电路324-i、行存储器325-i、保持存储器326小 电平移位器327-i、 D/A转换器328-i、和输出电路329-i。
移位寄存器323-i通过把开始脉冲信号SP与时钟信号CLK同步地 依次移位，依次输出多个(在本实施方式中是128系统)选择脉冲。如 图5所示，从控制部330通过调整电路324-1，以规定的周期对模块1 的移位寄存器232-1供给开始脉冲信号SP。各个移位寄存器323-i中的 最后一级的选择脉沖，被作为开始脉冲信号SP输入到下一级的模块i+l 中。因此，如图5所示，512系统的选择脉冲从移位寄存器323-1-323-4 按每个模块顺序输出。
行存储器325-i,根据移位寄存器323-i输出的各个选择脉冲把数据 信号DATA的各个数据在多个系统(128系统)中展开并保持。保持存 储器326-i根据锁存信号LS，把行存储器325-i所展开后的128系统的 数据一齐输出。
电平移位器327-i对来自保持存储器326-i的各个输出电平进行调整 使其匹配D/A转换器328的动作电压。D/A转换器328-i把由电平移位 器327-i调整后的数据转换成模拟电压。输出电路(緩冲电路)329-i生 成并输出与来自D/A转换器328-i的各个输出对应的驱动信号VO。电 平移位器327-i、 D/A转换器328-i和输出电路329-i作为生成驱动信号 VO的电路(信号生成电路)工作，该驱动信号VO与行存储器325-i 展开后的各个数据对应。
图4是表示移位寄存器323-i、行存储器325-i、保持存储器326-i 的结构例的电路图。如图4所示，移位寄存器323-i由各级的输出端子 Q与下一级的输入端子D连接的多个D锁存器构成。第一级的D锁存 器的输入端子D被供给开始脉冲信号SP，并对各个D锁存器供给共用
的时钟信号CLK。另外，行存储器325-i由开关和存储元件构成，该开 关根据从各个D锁存器输出的选择脉冲控制其导通、截止；该存储单元 为将2个反相器闭环连接而构成的，行存储器325-i把被提供给数据信 号线L的1系统的数据信号DATA,与D锁存器的输出同步地在多个系 统中展开、并保持。保持存储器326-i由开关和存储元件构成，该开关 根据锁存信号LS控制其导通、截止；该存储元件为将2个反相器闭环 连接而构成的，保持存储器326-i在由锁存信号LS规定的时刻，把被 保持在行存储器325中的数据一齐输入。
图3的数据同步电路322-i是用于使时钟信号CLK与数据信号 DATA同步的电路。具体是，数据同步电322-i输入数据信号DATA、 和时钟信号CLK，调整数据信号DATA的相位，以使相对时钟信号CLK 的下降沿时刻(N)延迟的数据信号DATA，与时钟信号CLK的下一个 下降沿的时刻(N+l)同步。由数据同步电路322-i调整后的数据信号 DATA通过数据信号线L，被提供给行存储器325-i，同时被输入到下一 级的模块的数据同步电路322-i+l中。
图6是表示数据同步电路322-i的结构例的方框图。如该图所示， 数据同步电路322-i是由传输门TG和闭环连接的2个反相器构成的锁 存器LT1和锁存器LT2主从连接的结构。锁存器LT1的传输门TG输 入端子被供给数据信号DATA,锁存器LT2的输出端子与数据信号线L 连接。当锁存器LT1的传输门TG和锁存器LT2的传输门TG中的一 方被控制成导通状态时，另一方成为截止状态。
图7是用于说明图6所示的数据同步电路322-i的动作的时序图。 在图7中，假设被输入数据同步电路322-i之前的数据信号DATA相对 时钟信号CLK的期望时刻tl延迟的情况。
如图7所示，在时刻t2时钟信号CLK上升时，锁存器LT1的传输 门TG导通。因此，数据信号DATA ( dl)被输入到锁存器LT1中保持， 锁存器LT1的输出端，即节点A的输出值成为dl。
在时刻t3，在时钟信号CLK下降时，锁存器LT2的传输门TG导 通。因此，节点A的输出值dl被输入到锁存器LT2中保持，锁存器
LT2的输出端(数据同步电路322的输出端)，即节点B的输出值成为 dl。即，在数据同步电路322中，在时钟信号CLK的上升的时刻输入 数据信号DATA,并且，滞后于时钟信号CLK的半个周期，输出数据 信号DATA。因此，从应把数据信号DATA设定为数据dl的本来的时 刻tl看，从数据同步电路322输出的数据信号DATA在延迟了时钟信 号CLK的1个周期(图7的1个CLK)的状态下，与时钟信号CLK 同步地被输出。
从图7中可看出，数据同步电路322能够在时钟信号CLK的半个 周期内调整数据信号DATA的延迟。另外，由于数据信号DATA随着 在数据信号线L中的传播而延迟，所以即使在行存储器325-i的最上级 中数据信号DATA与时钟信号CLK同步，也是越接近行存储器325-i 的最下一级，数据信号DATA延迟越大。由于行存储器325-i的级数越 多，数据信号DATA的延迟越增大，所以优选决定各个模块内的级数(在 本实施方式中是128级)，使数据信号DATA相对时钟信号CLK的延 迟量收敛在时钟信号CLK的半个周期以内。
另外，数据同步电路322的结构不限于图6的示例。例如，也可以 如图8所示那样，通过把2个D锁存器主从连接来构成。在图8的结构 中，也是主侧的D锁存器以半个时钟的延迟输入数据，从属侧的D锁 存器以l个时钟延迟输出。因此，与图6的结构同样，输出被延迟的数 据信号DATA，以使其与时钟信号CLK同步。
如以上说明的那样，由于数据同步电路322-i将数据信号DATA延 迟，所以调整后的数据信号DATA相对被输入到模块i(调整电路324-i) 中的开始脉冲信号SP，延迟了时钟信号CLK的1个周期。调整电路 324-i通过根据时钟信号CLK延迟开始脉冲信号SP,来补偿数据信号 DATA对于开始脉冲信号SP的延迟。例如，把l级的移位寄存器作为 调整电路324-i采用。通过如以上那样延迟开始脉冲信号SP使移位寄 存器323的各个选择脉冲延迟时钟信号CLK的1个周期。因此，数据 信号DATA和移位寄存器323的各个选择脉冲同步。即，例如图5所示 那样，在把指定第1级的驱动信号VOl的数据(1 )，作为数据信号DATA 供给到数据信号线L时，从移位寄存器323-1输出第1级的选择脉冲1。
下面，参照图5，对数据线驱动电路320的动作进行说明。图5中， 在图示了由控制部330输出的信号(时钟信号CLK、开始脉冲信号SP、 数据信号DATA、和锁存信号LS)的基础上，还图示了各级调整电路 324-i作为移位寄存器323-i的开始脉冲信号SP而生成的调整用脉冲、 由移位寄存器323-1-323-4输出的512系统的选择脉沖(选择脉沖1 选 择脉冲512)、和由各个模块i的数据同步电路322-i调整后的数据信号 DATA。另外，在图5中，虽然简单地图示了调整后的数据信号DATA 与时钟信号CLK完全同步的情况，但实际上，为了确实地输入数据信 号DATA,把数据同步电路322构成为使数据信号DATA相对于时钟信 号CLK仅有微小的延迟。
从控制部330输入到数据线驱动电路320中的数据信号DATA,由 于经过输入锁存电路321而产生延迟，但利用设在模块1的前面的数据 同步电路322-l使其与时钟信号CLK同步。此时，在模块l中，数据 信号DATA虽然延迟了时钟信号CLK的l个周期，但由于通过调整电 路324-1延迟后的调整用脉冲作为开始脉沖信号SP被输入到移位寄存 器323-1中，所以，根据在下一个时钟输出的选择脉冲l，数据信号DATA (1 )被输入到行存储器325-1的第1级中。以后，按每个时钟信号CLK， 数据信号DATA ( 2 ) 数据信号DATA (128 )被依次输入到模块1的 行存储器325 - 1中。
随着在模块1内的数据信号线L中的传播，数据信号DATA产生延 迟，但设在模块2前面的数据同步电路322-2把数据信号DATA延迟为 与时钟信号CLK同步。另一方面，由于把选择脉冲128延迟了时钟信 号CLK的1个周期后的调整用脉冲被作为开始脉冲信号SP输入到移 位寄存器323-2中，所以，数据信号DATA (129)根据选择脉冲129 被输入到行存储器325-2的第1级。以下，按每个时钟信号CLK，数据 信号DATA (129 ) 数据信号DATA ( 256 )被依次输入到模块2的行 存储器325-2中。
以上同样的动作也对模块3和模块4也执行，在行存储器325-3中 保持DATA (257) -DATA (384)，同时在行存储器325-4中保持了数 据信号DATA ( 385 ) DATA ( 512 )时，共用的锁存信号LS从控制部 330被输出到模块1~模块4中，被保持在行存储器325-1-325-4中的数 据从保持存储器326-1-326-4 —齐输出。然后，从控制部330向模块1 输入新的开始脉沖信号SP,同样地进行对于下一个数据信号DATA的 处理。
如以上说明得那样，在本实施方式中，由于按照划分了数据线驱动 电路320后的每个模块设置数据同步电路322-i，所以按照每个模块i 消除了在输入锁存电路321中产生的数据信号DATA的延迟和在各个模 块i中的数据信号DATA的延迟。因此，可有效地防止因数据信号DATA 与各个选择脉冲的定时偏差所引起的数据线驱动电路320的误动作。而 且，由于利用调整电路324-i调整了各个选择脉冲的输出定时，所以， 尽管数据同步电路322-i把数据信号DATA延迟，也能够把数据信号 DATA的各个数据适宜地展开并储存在行存储器325-i中。
另外，在图3和图4中，简单举例说明了传送数据信号DATA的数 据信号线L为1条的结构，但实际上优选采用通过多条数据信号线L 并行传送多个系统的数据信号DATA的结构。图9是表示在使用2条数 据信号线L并行传送2个系统的数据信号DATA1和DATA2的情况下 的移位寄存器323、行存储器325、保持存储器326的构成例的电路图。 在行存储器325-i中，相邻的开关有共用的选择脉冲控制。第奇数级的 开关输入数据信号DATA1，第偶数级的开关输入数据信号DATA2。另 外，在本实施方式中，为了简化说明，通过把2个反相器闭环连接来构 成了暂时保存数据的锁存部分，但不限于此。例如也可以把一方的反相 器替换成时钟控制反相器，以使其不与输入数据发生冲突。
<2.第2实施方式>
下面，对本发明的第2实施方式进行说明。图IO是表示第2实施 方式的数据线驱动电路320a的结构的方框图。对作用和功能与第1实 施方式相同的要素标记相同的符号。
在第1实施方式中，在移位寄存器323-i中的选择脉冲的移位、和 数据同步电路322-i中的数据信号DATA的相位调整中，兼用了时钟信 号CLK。在第2实施方式中，向移位寄存器323-i供给时钟信号CLK， 而向数据同步电路322-i供给不同于时钟信号CLK的调整用时钟信号
DCLK。时钟信号CLK和调整用时钟信号DCLK虽然频率相同，但调 整用时钟信号DCLK是相位比时钟信号CLK略有滞后的信号。关于其 他点与第1实施方式相同。
如上所述，在本实施方式中，由于可任意设定调整用时钟信号 DCLK与时钟信号CLK的相位差，所以，在行存储器325-i中，可以 形成使数据信号DATA相对选择脉冲略有滞后的理想的关系。因此，能 够把数据信号DATA可靠地输入行存储器325-i中。
另外，在本实施方式中，在时钟信号CLK与调整用时钟信号DCLK 之间，设计并形成使传送各个时钟信号CLK和调整用时钟信号DCLK 的信号线的负荷大致相等的布线，防止产生因布线的电特性而造成的延 迟差。虽然一般不容易实现使时钟信号线与数据信号线L的负荷大致相 等的布局，但在时钟信号彼此之间容易实现。
<3.第3实施方式>
下面，对本发明的第3实施方式进行说明。图11是表示第3实施 方式的数据线驱动电路320b的结构的方框图。对作用和功能与第2实 施方式相同的要素标记相同的符号。在第1实施方式和第2实施方式中， 利用调整电路324-1~324-4消除了数据信号DATA相对于开始脉沖信号 SP的延迟。在第3实施方式中，如图11所示，省略调整电路324-l 324-4， 控制部330通过使时钟信号CLK的电平的变动停止1个周期，来消除 数据信号DATA相对于开始脉冲信号SP (或各个选择脉冲)的延迟。
图12是用于说明本实施方式中的数据线驱动电路320b的动作的时 序图。如图12所示，控制部330在第1实施方式和第2实施方式中的 调整电路324-i输出调整用脉冲的时刻(即，输出各个模块的起始的选 择脉冲之前)使时钟信号CLK的电平的变动停止1个周期。由此，由 于使移位寄存器323-i的移位动作停止1次，所以选择脉冲相对开始脉 冲信号SP延迟时钟信号CLK的1个周期。因此，与第1实施方式和 第2实施方式同样，可消除数据信号DATA相对开始脉冲信号SP的延 迟。根据本实施方式，由于不需要调整电路324-1-324-4，所以相比第1 实施方式和第2实施方式，可缩小数据线驱动电路320的电路规模。
<4.第4实施方式>
下面，对本发明的第4实施方式进行说明。图13是表示第4实施 方式的数据线驱动电路320c的结构的方框图。如该图所示，本实施方 式的数据线驱动电路320c是在第3实施方式的数据线驱动电路320b的 各个模块i中设置了緩冲器340-i的结构。緩冲器340-i被配置在移位寄 存器323-i和行存储器325-i前一级。
緩冲器340-i包含第l緩沖部、第2緩冲部、和第3緩冲部。移位 寄存器323-i通过第1緩冲部被供给时钟信号CLK。更具体是，从控制 部330通过第1緩冲部向移位寄存器323-1供给时钟信号CLK，从前一 级的模块的第1緩沖部向模块2 模块4的各个第1緩冲部供给时钟信号 CLK。从数据同步电路322-i通过第2緩冲部向行存储器325-i供给数 据信号DATA。另外，经由了数据同步电路322-i的调整用时钟信号 DCLK通过第3緩沖部被供给到下一级模块的数据同步电路322-i+l中。 第1緩冲部、第2緩冲部、和第3緩冲部的驱动能力大致相等。
在第2实施方式和第3实施方式中，时钟信号CLK和调整用时钟 信号DCLK分别通过1条时钟信号线被供给到所有的模块。在各个时 钟信号线的布线长度较长的情况下，由于寄生电容的增加，可能会使时 钟信号CLK和调整用时钟信号DCLK延迟。根据本实施方式，由于在 各个模块中的时钟信号CLK和调整用时钟信号DCLK的路径上配置了 同等能力的緩冲部，所以，抑制了时钟信号CLK和调整用时钟信号 DCLK的延迟。因此，可防止时钟信号CLK与数据信号DATA的同步 偏差，能够把数据信号DATA可靠地输入到行存储器325-i中。
<5.图像形成装置>
上述各个实施方式的所涉及的发光装置10可以用做电子照相方式 的图像形成装置中的用于在像载持体上写入潜像的线型曝光头。作为图 像形成装置的示例，有打印机、复印机的印刷部分、和传真机的印刷部 分。图14是表示把发光装置IO用作线型曝光头的图像形成装置的一例 的纵剖面图。该图像形成装置采用了带式中间转印体方式的串联型全彩 色图像形成装置。
在该图像形成装置中，相同结构的4个有机EL阵列10K、 10C、 IOM、 IOY被分别配置在相同结构的4个感光体鼓(像载持体)110K、 110C、 110M、 110Y的膝光位置。有机EL阵列10K、 10C、 10M、 10Y 是以上举例说明的任意一种实施方式所涉及的发光装置10。
如图14所示，在该图像形成装置中，设有驱动辊121和从动辊122, 在这些辊121、 122上缠绕有环形的中间转印带120，并使其在辊121、 122的周围沿箭头所示方向旋转。虽然未示，但也可以设置对中间转 印带120赋予张力的张紧辊等张力赋予部件。
在该中间转印带120的周围，以规定的相互间隔配置有在外周面具 有感光层的4个感光体鼓IIOK、 IIOC、 IIOM、 IIOY。附加字K、 C、 M、 Y表示为了分别形成黑、青、洋红、黄的显像所使用的颜色。关于 其他部件也是同样。感光体鼓IIOK、 IIOC、 IIOM、 110Y与中间转印 带120的驱动同步地被旋转驱动。
在各个感光体鼓110 (K、 C、 M、 Y)的周围，配置有电晕带电器 111 (K、 C、 M、 Y)、有机EL阵列IO(K、 C、 M、 Y )、和显4象器114 (K、 C、 M、 Y)。电晕带电器111 (K、 C、 M、 Y)使对应的感光体 鼓IIO (K、 C、 M、 Y)的外周面均匀带电。有机EL阵列10 (K、 C、 M、 Y)向感光体鼓的带电的外周面写入静电潜像。各个有机EL阵列 IO(K、 C、 M、 Y)被配置成使多个发光元件P的排列方向沿着感光体 鼓IIO (K、 C、 M、 Y)的母线(主扫描方向)延伸。通过由上述多个 发光元件P向感光体鼓照射光，来进行静电潜像的写入。显像器114( K、 C、 M、 Y)通过在静电潜像上附着作为显像剂的调色剂，在感光体鼓 上形成显像，即可视像。
由这样4种颜色的单色显像形成站形成的黑、青、洋红、黄的各个 显像，通过被顺序一次转印到中间转印带120上，在中间转印带120上 重合，作为其结果，可获得全彩色的显像。在中间转印带120的内侧， 配置有4个一次转印电晕管(转印器)112 (K、 C、 M、 Y)。 一次转印 电晕管112 (K、 C、 M、 Y)分别被配置在感光体鼓110 (K、 C、 M、 Y)附近，通过从感光体鼓(K、 C、 M、 Y)静电吸引显像，把显像转 印到通过感光体鼓和一次转印电晕管之间的中间转印带120上。
作为最终形成图像的对象的纸102由拾取辊103拾取，从供纸盒101 一张一张地供给，被送到与驱动辊121相接触的中间转印带120与二次 转印辊126之间的辊隙。中间转印带120上的全彩色显像通过二次转印 辊126被一次性地二次转印到纸102的一面上，通过作为定影部的定影 辊对127,被定影在纸102上。然后，纸102由排纸辊对128排出到在 装置上部形成的排纸盒上。
下面，对本发明的图像形成装置的其他实施方式进行说明。图15 是把发光装置10用作线型曝光头的其他图像形成装置的纵剖面图。该 图像形成装置是采用了带式中间转印体方式的滚动显像式全彩色图像 形成装置。在图15所示的图像形成装置中，在感光体鼓165的周围设 有电晕带电器168、滚动式显《象单元161、有机EL阵列167、和中间转 印带169。
电晕带电器168使感光体鼓165的外周面均匀带电。有机EL阵列 167向感光体鼓165的带电的外周面写入静电潜像。有机EL阵列167 是上面举例说明的各个实施方式的曝光头10、 IOA，其被配置成使多个 发光元件P的排列方向沿着感光体鼓165的母线(主扫描方向)延伸。 通过从这些发光元件P向感光体鼓165照射光，进行静电潜像的写入。
显像单元161是以90度的角间隔配置了 4个显像器163Y、 163C、 163M、 163K的鼓，能够以轴161a为中心逆时针旋转。显像器163Y、 163C、 163M、 163K分别把黄、青、洋红、黑色的调色剂供给感光体鼓 165,通过在静电潜像上附着作为显像剂的调色剂，在感光体鼓165上 形成显像，即可视4象。
环形中间转印带169被缠绕在驱动辊170a、从动辊170b、 一次转 印辊166、和张紧辊上，并且在这些辊的周围沿箭头所示的方向旋转。 一次转印辊166通过从感光体鼓165静电吸引显像，把显像转印到通过 感光体鼓与 一次转印辊166之间的中间转印带169上。
具体是，在感光体鼓165的最初的1周旋转中，由有机EL阵列167 写入用于形成黄色(Y)像的静电潜像，由显像器163Y形成该色的显 像，并转印到中间转印带169上。而且，在接下来的周旋中，由有机阵
列167写入用于形成青色(C)像的静电潜像，由显像器163C形成该 色的显像，并与黄色显像重叠地转印到中间转印带169上。然后，在这 样地使感光体鼓165进行4周旋转的期间，黄、青、洋红、黑色的显像 被顺序重合在中间转印带169上，其结果，在转印带169上形成全彩色 的显像。在把图像形成在作为最终形成图像的对象的纸的两面上的情况 下，以在中间转印带169的表面和背面转印同色的显像，然后在中间转 印带169的表面和背面转印下一种颜色的显像的形式，能够在中间转印 带169上获得全彩色的显像。
在图像形成装置中，设有使纸通过的纸搬送路径174。由拾取器179 从给纸盒178中一张一张地取出纸，由借助搬送辊在纸搬送路径174中 行进，通过与驱动辊170a相接触的中间转印带169与二次转印辊171 之间的辊隙。二次转印辊171通过从中间转印带169 —次性静电吸引全 彩色的显像，把显像转印到纸的一面上。二次转印辊171通过未图示的 分离器，能够与中间转印带169接近和分离。而且，在把全彩色的显像 转印到纸上时，二次转印辊171与中间转印带169接触，在把显像重合 在中间转印带169上的期间，与二次转印辊171分离。
通过如上述那样把被转印了图像的纸搬送到定影器172,并使其通 过定影器172的加热辊172a与加压辊172b之间，把纸上的显像定影。 定影处理后的纸被吸入排纸辊对176，向箭头F的方向行进。在双面打 印的情况下，在纸的大部分通过了排纸辊对176后，使排纸辊对176向 反方向旋转，如箭头G所示那样，被导入双面打印用搬送路175。然后， 由二次转印辊171把显像转印到纸的另一面，再次通过定影器172进行 定影处理，然后，通过排纸辊对176把纸排出。
图14和图15所示的图像形成装置由于利用发光元件作为曝光部 件，所以相比使用了激光扫描光学系统的情况，可实现装置的小型化。 另外，在除了以上示例以外的电子照相方式的图像形成装置中也可以采 用本发明的曝光头。例如，在不使用中间转印带，而从感光体鼓直接向 纸转印显像的方式的图像形成装置、和形成黑白图像的图像形成装置 中，也可以应用本发明的曝光头。
另外，适用本发明的发光装置的图像形成装置，不限于图像形成装
置。例如，对于各种电子设备中的照明装置，也可以采用运用了本发明
的数据线驱动电路320的功能的曝光头。作为这样的电子设备，可列举 出传真机、复印机、复合机、打印机等。在这些电子设备中，可适当地 釆用把多个发光元件面状排列的曝光头。
<6.显示装置>
并且，本发明的数据线驱动电路，通过与扫描线驱动电路组合， 可应用在有源矩阵方式的液晶显示装置、以及其他显示装置中。下面， 参照图16，对此情况下的结构进行说明。本图是表示显示装置的结构的 一例的方框图。该显示装置具有像素区域AA、扫描线驱动电路210、 应用了本发明的数据线驱动电路320、控制电路230和电源电路240。
其中，像素区域AA中，平行于X方向形成m条扫描线201。另外， 平行于与X方向正交的Y方向形成n条数据线203。而且，对应扫描线 201与数据线203的各个交叉，分别设有像素电路P。对各个像素电路 P，通过电源线205供给电源电压VDDEL。
扫描线驱动电路210生成用于顺序选择多个扫描线201的扫描信号
Yl、 Y2、 Y3.....Ym。通过与Y时钟信号YCLK同步地依次转送Y
转送开始脉冲DY，来生成扫描信号Yl Ym。
数据线驱动电路320根据输出灰度数据Dout,向位于所选择的扫描
线201的各个像素电路P供给驱动信号X1、 X2、 X3.....Xn(以上各
个实施方式中的驱动信号V01 V0512)。在此例中，驱动信号Xl Xn 是根据脉冲宽度指定灰度亮度的脉冲信号。
控制电路230生成Y时钟信号YCLK、 X时钟信号XCLK、 X转送 开始脉沖DX、 Y转送开始脉冲DY等各种控制信号，并把这些向扫描 线驱动电路210、和数据线驱动电路320输出。另外，控制电路230对 从外部供给的输入灰度数据Din实施伽玛修正等图像处理，生成输出灰 度数据Dout。
另外，作为使用了显示装置的电子设备，可列举出移动电话机、个人 计算机、移动信息终端、数码相机、电皿视器、窥视型、监视器直视型
录象机、汽车导航装置、寻呼机、电子记事本、计算器、文字处理机、工
作站、可视电话、POS终端、具有触摸屏的设备等。而且，作为这些各种 电子i殳备的显示部，可以运用上述的显示装置。
权利要求
1. 一种数据线驱动电路，具有级联连接的多个模块，其特征在于，上述多个模块的每一个具有移位寄存器，其按照每个模块顺序地使多个选择信号与时钟信号同步并依次输出；数据同步电路，其对多个数据按照时间序列排列后的数据信号的相位，以上述时钟信号为基准进行调整，并输出到下一级的模块；数据展开电路，其根据上述多个选择信号把由上述数据同步电路调整后的数据信号的各个数据，在多个系统中展开；以及信号生成电路，其生成与上述数据展开电路展开后的各个数据对应的驱动信号。
2. —种数据线驱动电路，具备级联连接的多个模块，其特征在于， 上述多个模块的每一个具有移位寄存器，其按照每个模块顺序地使多个选择信号与时钟信号同 步并依次输出；数据同步电路，其对多个数据按照时间序列排列后的数据信号的相 位，以与上述时钟信号相同的频率、相位滞后于该时钟信号的调整用时 钟信号为基准进行调整，并输出到下一级的模块；数据展开电路，其根据上述多个选择信号把由上述数据同步电路调 整后的数据信号的各个数据，在多个系统中展开；以及信号生成电路，其生成与上述数据展开电路展开后的各个数据对应 的驱动信号。
3. 根据权利要求l或2所述的数据线驱动电路，其特征在于， 上述数据同步电路通过使上述数据信号延迟来调整相位， 上迷多个模块的每一个，包含用于延迟上述移位寄存器的各个选择信号的输出定时的调整电路。
4. 根据权利要求3所述的数据线驱动电路，其特征在于， 上述调整电路根据上述时钟信号使开始脉冲延迟， 上述移位寄存器，通过使由上述调整电路延迟后的开始脉冲与上述时钟信号同步地依次移位，来生成上述多个选择信号。
5. 根据权利要求2所述的数据线驱动电路，其特征在于， 上述数据同步电路通过使上述数据信号延迟来调整相位， 具有控制部，该控制部暂时停止上述时钟信号的电平的变动，以使 上述各个模块的上述移位寄存器的上述各个选择信号的输出定时产生 延迟。
6. 根据权利要求2所述的数据线驱动电路，其特征在于， 上述多个模块的每一个，具有驱动能力相同的第l緩冲部、第2緩冲部、和第3緩冲部，在上述多个模块的每一个中，通过上述第l緩冲部向上述移位寄存器输入上述时钟信号， 通过上述第2緩冲部向上述数据展开电路输入上述数据信号， 通过上述第3緩冲部向下一级的模块的上述数据展开电路输入上述 调整用时钟信号。
7. —种电光装置，其特征在于，具有权利要求1至6中任意一项所述的数据线驱动电路；以及 根据上述数据线驱动电路输出的各个数据信号进行驱动的多个像素。
8. —种电子设备，具有权利要求7所述的电光装置。
全文摘要
本发明提供一种数据线驱动电路、电光装置以及电子设备。数据线驱动电路(320)具有级联连接的多个模块。多个模块i具有移位寄存器(323-i)，按照每个模块顺序地使多个选择信号与时钟信号CLK同步并依次输出；数据同步电路(322-i)，其对多个数据按照时间序列排列后的数据信号DATA的相位，以时钟信号CLK为基准进行调整，并向下一级的模块输出；行存储器(325-i)，其把数据同步电路(322-i)调整后的数据信号DATA的各个数据，根据多个选择信号，在多个系统中展开并保持；和输出电路(329-i)，其生成与行存储器(325-i)展开后的各个数据对应的驱动信号。从而，在与时钟信号同步地展开数据信号的数据线驱动电路中，消除时钟信号与数据信号的相位偏差。
文档编号H05B41/36GK101389175SQ20081021565
公开日2009年3月18日 申请日期2008年9月8日 优先权日2007年9月10日
发明者城宏明 申请人:精工爱普生株式会社