专利名称：对于开路柱脚的分裂波补偿的制作方法
技术领域：
本发明总体涉及多层电路基板，并且更加具体地涉及促进电路基板内居间层之间
的信号传播的导电通路。
背景技术：
典型的电路基板包括由电绝缘层所分离的多个导电层。这样的导电层使用在电路基板中形成的通路(via)互相联系。通常，通路是通过例如激光穿孔的工艺贯穿电路基板的各层形成的垂直 L。这样的孔根据需要用导电材料填充或者衬里以便提供导电层之间的电通信路径。通路典型地穿过整个电路基板，既便例如顶层与中间的层通信。这样的通路通常称为"通孑L通路(through-hole via)，，。 随着数据通信速度增加，信号完整性对于成功的数据传输变得至关紧要。由于电路基板上信号密度的增加，增加信号层数量变得不可避免。结果，需要增加通路的数量以便分配(routing)导电层之间的信号。但是，在高数据通信速度下，通孔通路可以引起信号恶化。 图1示出了现有技术多层PCB 100的截面侧视图，它包括基板102、数据输入线104、数据输出线106、通路108、和多个接地平面110。注意通路108连续地穿过PCB 100。数据输入线104通过通路108的上通路部112传递信号至数据输出线106。因为仅有通路108的上部112被用于促进数据输入线104和数据输出线106之间的信号传播，所以未被使用的通路108的部分界定开路柱脚114。 尽管通孔通路108对于制造工艺不添加显著的成本，但是它们具有显著的缺点。开路柱脚114可以引起信号恶化，抖动或者眼图闭合。例如，当电信号通过数据输入线104传播时，信号到达通路108并且穿过上通路部112传播，直至数据输出线10、上通路部112、和开路柱脚114相遇的点116。在点116，信号的分量穿过数据输出线106传播，同时信号的另一分量穿过开路柱脚114传播。穿过柱脚114传播的信号反射回来并且干扰从信号输入线104传播的信号。此外，这样的开口柱脚114产生过量的电容和电感，进一步恶化信号的完整性。过大的电感和电容是解释从开路柱脚反射能量的相同现象的另一方式。两者观点都是正确的。当开路柱脚作为集总元件(lumpedelement)被建模时，则我们可以讨论电感和电容。当模型用传输线建立时，则可以被描述为具有某些特征阻抗的传输线上的传播信号。 图2示出了对应于现有技术多层PCB 100的电路200。通过将元件建模为传输线，本领域中的技术人员将容易地看到开路柱脚114的负面效应。在图2中，图1的数据输入线104和数据输出线106分别被表示为传输线元件202和传输线元件206。开路柱脚114被表示为传输线元件208。因为传输线元件208是开路的，所以本领域中的技术人员将理解反射将引起从传输线元件202至传输线元件208的信号传播的信号恶化。
图3示出了提供现有技术的解决方案的多层PCB 300的截面侧视图，其减轻由开路柱脚例如图1的开路柱脚114所引起的信号恶化。多层PCB 300包括基板302，数据输入线304，数据输出线306，盲通路308，和多个接地平面310。如所示出的，盲通路308不连续穿过PCB300。它仅从数据输入线304延伸至数据输出线306。因而，不存在恶化信号的开路柱脚。典型地，例如盲通路308的盲通路通过本领域的技术人员所知的控制深度钻孔(CDD)技术而形成。例如，激光钻孔可以被用于形成穿过基板的受控的距离的孔。孔可以随后根据需要用导电材料(例如铜)填充或者衬里。尽管盲通路减小了信号恶化，但是与典型的通孔通路相比，制造工艺添加了显著的成本。此外，在后板连接器(通孔销)的情形中，盲通路工艺是无用的。 所需要的是在多层电路基板中没有或者减小了的信号恶化的互相通信的信号的较不昂贵的系统和方法。
发明内容
根据第一实施例，本发明提供了一种电路基板，其包括第一表面；第二表面；具有接近所述第一表面的第一端和接近所述第二表面的第二端的第一通路；具有接近所述第一表面的第一端和接近所述第二表面的第二端的第二通路；电耦合所述第一通路的所述第一端和所述第二通路的所述第一端的第一导电元件；电耦合所述第一通路的所述第二端和所述第二通路的所述第二端的第二导电元件；耦合至所述第一通路的输入信号线；和耦合至所述第二通路的输出信号线。 输入信号线可以包括形成于所述电路基板的居间层上的导电层。输入信号层可以被物理耦合至所述第一端和所述第二端之间的所述第一通路。输出信号线可以包括形成于所述电路基板的居间层上的导电层。输出信号线可以被物理耦合至所述第一端和所述第二端之间的所述第二通路。所述输入信号线和所述输出信号线可以具有基本相等的特征阻抗；并且所述第一通路、所述第二通路、所述第一导电元件、和所述第二导电元件可以具有输入信号线的特征阻抗的基本两倍的基本相等的特征阻抗。所述第一导电元件和所述第二导电元件的至少之一可以包括微带或者带线，它们可以正好在该表面下面，所以将不存在开路柱脚。经由所述第一导电元件的第一导电路径可以具有与经由所述第二导电元件的第二导电路径基本相同的延迟。第一导电路径的延迟包括第一通路的延迟加第一导电元件的延迟加部分第二通路的延迟。第二导电路径的延迟包括第二导电元件的延迟加部分第二通路的延迟。第一通路可以具有基本等于所述第二通路的特征阻抗的特征阻抗。所述第一通路和所述第二通路的至少之一可以包括通孔销连接器通路。通孔销连接器通路可以适于接收后板连接器销。 根据另一实施例，本发明提供了一种方法，其包括提供具有第一表面和第二表面的电路基板；贯穿所述电路基板形成第一通路；所述第一通路具有接近所述第一表面的第一端和接近所述第二表面的第二端；贯穿所述电路基板形成第二通路，所述第二通孔具有接近所述第一表面的第一端和接近所述第二表面的第二端；提供第一导电元件；提供第二导电元件；使用所述第一导电元件电耦合所述第一通路的所述第一端至所述第二通路的所述第一端；使用所述第二导电元件电耦合所述第一通路的所述第二端至所述第二通路的所述第二端；对于所述第一通路提供输入节点(node);并且对于所述第二通路提供输出节点。 输入节点可以包括所述电路基板的居间层。对于所述第一通路提供输入节点可以包括耦合所述输入节点至所述第一端和所述第二端之间的所述第一通路。输出节点可以包括所述电路基板的居间导电层。对于所述第二通路提供输出节点的步骤可以包括耦合所述输出节点至所述第一端和所述第二端之间的所述第二通路。所述输入信号线和所述输出信号线具有基本相等的特征阻抗；并且所述第一通路、所述第二通路、所述第一导电元件、和所述第二导电元件可以具有输入信号线的特征阻抗的基本两倍的基本相等的特征阻抗。所述第一导电元件和所述第二导电元件的至少之一包括带或者微带。输入节点可以包括至少一通孔销连接器。通孔销连接器可以适于接收后板连接器。第一导电元件和第二导电元件可以被设计，使得第一信号路径从输入节点经由所述第一导电元件至输入节点的延迟基本等于第二信号路径从输入节点经由所述第二导电元件至输出节点的延迟。第一通路可以具有基本等于所述第二通路的特征阻抗的特征阻抗。
参考下列附图描述本发明的实施例，其中相似的参考标号指称相似的元件 图1是现有技术电路基板的截面侧视图； 图2是表示图1的现有技术电路基板的电路图； 图3是另一现有技术电路基板的截面侧视图； 图4是根据本发明一实施例的电路基板的截面透视图； 图5是根据本发明一实施例的表示图4的电路基板的电路图。 图6是根据本发明一实施例的电路基板的截面透视图； 图7是表示根据本发明一实施例的图6的电路基板的电路图； 图8是根据本发明一实施例的电路基板的截面透视图。 图9是表示根据本发明一实施例的图8的电路基板的电路图；并且 图10是描述根据本发明一实施例的制造电路基板的方法的流程图。
具体实施例方式
以下描述提被供以便使本领域中的任何技术人员可以实现和利用本发明，并且以下描述在具体应用的上下文中被提供。可以对于实施例进行各种变更，并且在此所界定的基本原理可以被应用于这些或者其它的实施例和应用而不偏离本发明的精神和范围。因而，本发明不试图限于所示出的实施例和应用，而是与在此所公开的原理，特征和教导的最广泛的范围一致。 图4示出了根据本发明实施例的多层印刷线路板(PCB)400的截面透视图。如所示出的，PCB 400包括不导电基板402、信号输入层404、信号输出层406、通路408、通路410、第一 (顶)微带(412)、第二 (底)微带414、和多个接地平面416。本领域的技术人员将理解术语"顶"和"底"仅用于便利如在图中所示出的本发明的描述并且不应被解释为限制PCB 400上的元件的位置(由于例如PCB 400可以容易地被翻转)。基板402可以是不导电的板，例如，FR4等。 为了方便起见，在此通路被称为包括上部和下部。通路的上部指接触输入/输出线(例如输出线406)的点上方至接触顶微带(例如，第一导电微带412)的点的位置。相似地，通路的下部指接触输入/输出线(例如，输出线406)的点下面至接触底微带(例如，第
6二导电微带414)的点的位置。本领域的技术人员将理解所使用的术语"上"和"下"仅用于 便利如在图中所示出的本发明的描述并且不应被解释为限制PCB 400上的元件的位置(由 于例如PCB 400可以容易地被翻转)。 信号输入层404经由第一和第二导电路径418和420与信号输出层406通信。第 一导电路径418包括与通路410的上通路部424串连的导电微带412。第二导电路径420 包括与微带414串连而且还与通路410的下通路部428串连的通路408。在一实施例中， 第一导电路径418和第二导电路径420被设计，以便具有基本相同的特征阻抗和延迟特性。 因而，来自信号输入层404的信号波被分裂为在信号输出层再结合的两个相等的波(各自 是初始波的功率的一半)，具有最小或者没有信号恶化。应当理解，由于电路可以是双向的， 所以输入节点和输出节点可以被互换。 图5是根据本发明实施例的表示PCB 400的电路500的电路图。电路500包括传 输线元件的互连，即输入信号线502、第一导电路径504、与第一导电路径504并联的第二导 电路径506、和输出信号线508。第一导电路径504包括分别表示第一导电微带412和上通 路部424的传输线元件510和传输线元件512。第二导电路径506包括分别表示下通路部 426、第二微带414、和下通路部428的传输线元件514、516、和518。为了避免反射，输入信 号线502和输出信号线508被设计以便具有基本相等的特征阻抗，例如50欧姆。此外，传 输线元件510、512、514、516和518被设计以便具有基本相等的特征阻抗，各自基本等于输 入信号线502或者输出信号线508的特征阻抗的两倍，例如100欧姆。此外，第一导电路径 504被设计以便具有与第二导电路径506基本相同的延迟。 如所示出的，传输信号线元件510具有Z0(510) = 100欧姆的特征阻抗，传输信号 线元件512具有Z0(512) = 100欧姆的特征阻抗，传输信号线元件514具有Z0(514) = 100 欧姆的特征阻抗，传输信号线元件516具有Z0(516) = IOO欧姆的特征阻抗，并且传输信号 线元件518具有Z0(518) =100欧姆的特征阻抗。此外，如所示出的，信号输入线502具有 Z0 (502) = 50欧姆的特征阻抗，并且输出信号线508具有Z0 (508) = 50欧姆的特征阻抗。
因而，当来自信号输入线502的全输入信号到达第一导电路径504和第二导电路 径506相接触的点时，信号波被相等地分裂为沿第一导电路径504和第二导电路径506分 别向下传播的两个相等的半功率信号波。两个半功率信号波在信号输出线508相遇，在此 它们结合从而形成来自输入信号线502的初始的全功率输入信号，没有或者具有减小了的 信号恶化。 图6是示出根据本发明实施例的电连接至连接器销602(例如后板连接器销)的 多层PCB 600的截面透视图的替代实施例。PCB 600包括不导电基板604、通孔销连接器 606、第一导电微带608、第二导电微带610、通路612、信号输出层614、和多个接地平面616。 基板602可以是不导电板，例如，FR4等。 相似于PCB 400，PCB 600包括第一导电路径618和在销602和信号输出层614之 间与第一导电路径618并联的第二导电路径620。第一导电路径618包括与通路612的上 通路部622串连的第一导电微带608。第二导电路径620包括销602和销接收器606，两者 都与第二导电微带610串连，而且还与通路612的下通路部624串连。第一导电路径618 和第二导电路径620被设计以便具有基本相同的特征阻抗和延迟。因而，通过销602所传 输的信号波被分裂为两个相等的半功率波，其在信号输出层614再结合以便形成初始的输入信号波。 图7是根据本发明实施例的表示PCB 600的电路700的电路图。电路700包括传 输线元件，即输入信号线702、第一导电路径704、第二导电路径706、和输出信号线708的互 连。第一导电路径704包括分别表示微带608和上通路部622的传输线元件710和传输线 元件712。第二导电路径包括分别表示销602和销连接器606、微带610、和下通路部624的 传输线元件714、传输线元件716、和传输线元件718。为了避免反射，输入信号线702和输 出信号线708被设计以便具有基本相等的特征阻抗，例如50欧姆。此外，传输线元件710、 712、714、716和718被设计以便具有基本相等的特征阻抗，各自基本等于输入信号线702或 者输出信号线708的特征阻抗的两倍，例如100欧姆。此外，第一导电路径704被设计以便 具有与第二导电路径706基本相同的延迟。 如所示出的，传输线元件710具有Z0(710) = 100欧姆的特征阻抗，传输线元件 712具有Z0(712) = 100欧姆的特征阻抗，传输线元件714具有Z0(714) = 100欧姆的特 征阻抗，传输线元件716具有Z0(716) = 100欧姆的特征阻抗，并且传输线元件718具有 Z0(718) =100欧姆的特征阻抗。此外，如所示出的，输入信号线702具有Z0(702) = 50欧 姆的特征阻抗，并且输出信号线708具有ZO (708) = 50欧姆的特征阻抗。
图8示出了根据本发明实施例的多层PCB 800的截面透视图。PCB 800包括不导 电基板802、信号输入层804、第一通路806、第一导电微带808、第二导电微带810、第二通路 812、信号输出层814和多个接地平面816。基板802可以是不导电的板，例如FR4等。如在 该实施例中所示出的，信号输入层804和信号输出层814都是基板802内的居间层。
关于信号输入层804，第一通路806包括上通路部818和下通路部820。相似地， 关于输出信号层814，第二通路812包括上通路部822和下通路部824。第一 (顶)导电微 带808提供上通路部818和上通路部822之间的电通信。相似地，第二 (底)导电微带810 提供下通路部820和下通路部824之间的电通信。 相似于PCB 400和PCB 600， PCB 800包括第一导电路径826和在信号输入层804 和信号输出层814之间与第一导电路径826并联的第二导电路径828，。第一导电路径826 包括与第一导电微带808串连而且与上通路部822串连的上通路部818。第二导电路径828 包括与微带810串连而且与下通路部824串连的下通路部820。各上通路部818、第一导电 微带808、上通路部822、下通路部820、微带810、和下通路部824具有基本相同的特征阻抗 和延迟，使得从信号输入层804传输的信号波被分裂为两个相等的半功率波，其在信号输 出层814再结合从而形成初始的输入信号波。 本领域中的技术人员将理解特征阻抗可以通过变更通路和微带的尺寸和/或所 使用的材料而被变更。例如，在一些实施例中，设计者和/或制造者可以减小和/或增加通 路、带或者微带的宽度以便控制特征阻抗。相似地，本领域的技术人员将理解各种延迟技术 可以被用于匹配第一导电路径826的延迟和第二导电路径828的延迟。例如，信号传播速 度可以通过从各种材料选择而被变更。作为另一实例，导电微带808和/或导电微带810 的长度可以被变更。 图9是根据本发明的实施例的表示PCB 800的电路900的电路图。电路900包括 传输线元件，即信号输入线902、第一导电路径904、第二导电路径906和信号输出线908的 互连。第一导电路径904包括分别表示上通路部818，导电微带808和上通路部822的传输
8线元件910、传输线元件912、和传输线元件914。第二导电路径906包括分别表示下通路部 820、导电微带810、和下通路部824的传输线元件916、传输线元件918、和传输线元件920。 为了避免反射，输入信号线902和输出信号线908被设计以便具有基本相等的特征阻抗，例 如50欧姆。此外，传输线元件910、912、914、916、918和920被设计以便具有基本相等的特 征阻抗，各自基本等于输入信号线902或者输出信号线908的特征阻抗的两倍，例如100欧 姆。此外，第一导电路径904被设计以便具有与第二导电路径906基本相同的延迟。
如所示出的，传输线元件910具有Z0(910) = 100欧姆的特征阻抗，传输线元件 912具有Z0(912) = 100欧姆的特征阻抗，传输线元件914具有Z0(914) = 100欧姆的特征 阻抗，传输线元件916具有ZO (916) = 100欧姆的特征阻抗，传输线元件918具有ZO (918) =100欧姆的特征阻抗，传输线元件920具有Z0(920) = 100欧姆的特征阻抗。此外，如 所示出的，输入信号线902具有Z0(902) = 50欧姆的特征阻抗，并且输出信号线908具有 Z0(908) = 50欧姆的特征阻抗。 图10是示出根据本发明的实施例的制造电路基板的方法1000的流程图。这些步 骤可以以并行，串行，或者并行和串行的结合而被完成。在步骤1002中，提供电路基板。接 着，在步骤1004中，第一导电通路贯穿电路基板形成。在步骤1006中，第二导电通路贯穿 电路基板形成。在步骤1008中，提供第一导电元件。在步骤1010中，提供第二导电元件。 在步骤1012中，第一通路的上部使用第一导电元件被耦合至第二通路的顶部。在步骤1014 中，第一导电通路的下部使用第二导电元件被耦合至第二导电通路的下部。在步骤1016 中，第一导电通路被耦合至信号输入层。在步骤1018中，第二导电通路被耦合至信号输出 层。 许多描述的特征可以被替代、变更或者省略而不偏离本发明的范围。例如，替代的 电子装置(例如，各种无源部件)可以替代微带。作为另一实例，尽管输入和输出形式已经 被描述为层和/或者销，但是其它输入和/或输出节点形式也是可以的。这些和其它与示 出的具体实施例的偏差对于本领域的技术人员而言是显见的。
9
权利要求
一种电路基板，包括第一表面；第二表面；具有接近所述第一表面的第一端和接近所述第二表面的第二端的第一通路；具有接近所述第一表面的第一端和接近所述第二表面的第二端的第二通路；电耦合所述第一通路的所述第一端和所述第二通路的所述第一端的第一导电元件；电耦合所述第一通路的所述第二端和所述第二通路的所述第二端的第二导电元件；耦合至所述第一通路的输入信号线；和耦合至所述第二通路的输出信号线。
2. 根据权利要求1的电路基板，其中所述输入信号线包括形成于所述电路基板的居间 层上的导电层。
3. 根据权利要求2的电路基板，其中所述输入信号层被物理耦合至所述第一端和所述 第二端之间的所述第一通路。
4. 根据权利要求1的电路基板，其中所述输出信号线包括形成于所述电路基板的居间 层上的导电层。
5. 根据权利要求4的电路基板，其中所述输出信号线被物理耦合至所述第一端和所述 第二端之间的所述第二通路。
6. 根据权利要求1的电路基板，其中所述输入信号线和所述输出信号线具有基本相等的特征阻抗；并且 所述第一通路、所述第二通路、所述第一导电元件和所述第二导电元件具有基本两倍 于所述输入信号线的特征阻抗的基本相等的特征阻抗。
7. 根据权利要求l的电路基板，其中所述第一导电元件和所述第二导电元件的至少之 一包括微带。
8. 根据权利要求l的电路基板，其中经由所述第一导电元件的第一导电路径具有与经 由所述第二导电元件的第二导电路径基本相同的延迟。
9. 根据权利要求8的电路基板，其中所述第一通路的特征阻抗具有基本等于所述第二 通路的特征阻抗。
10. 根据权利要求l的电路基板，其中所述第一通路和所述第二通路的至少之一包括 通孔销连接器通路。
11. 根据权利要求10的电路基板，其中所述通孔销连接器通路适于接收后板连接器销。
12. —种方法，包括提供具有第一表面和第二表面的电路基板；贯穿所述电路基板形成第一通路，所述第一通路具有接近所述第一表面的第一端和接 近所述第二表面的第二端；贯穿所述电路基板形成第二通路，所述第二通路具有接近所述第一表面的第一端和接 近所述第二表面的第二端；提供第一导电元件；提供第二导电元件；使用所述第一导电元件电耦合所述第一通路的所述第一端至所述第二通路的所述第丄山i而；使用所述第二导电元件电耦合所述第一通路的所述第二端至所述第二通路的所述第■~ 丄山一顺；对所述第一通路提供输入节点；并且对所述第二通路提供输出节点。
13. 根据权利要求12的方法，其中所述输入节点包括所述电路基板的居间层。
14. 根据权利要求12的方法，其中对所述第一通路提供输入节点包括耦合所述输入节点至所述第一端和所述第二端之间的所述第一通路。
15. 根据权利要求12的方法，其中所述输出节点包括所述电路基板的居间导电层。
16. 根据权利要求15的方法，其中对所述第二通路提供输出节点包括耦合所述输出节点至所述第一端和所述第二端之间的所述第二通路。
17. 根据权利要求12的方法，其中所述输入信号线和所述输出信号线具有基本相等的特征阻抗；并且所述第一通路、所述第二通路、所述第一导电元件、和所述第二导电元件具有基本两倍于所述输入信号线的特征阻抗的特征阻抗。
18. 根据权利要求12的方法，其中所述第一导电元件和所述第二导电元件的至少之一包括微带。
19. 根据权利要求12的方法，其中所述输入节点包括至少一通孔销连接器。
20. 根据权利要求19的方法，其中所述通孔销连接器适于接收后板连接器。
21. 根据权利要求12的方法，其中所述第一导电元件和所述第二导电元件被设计，使得从输入节点经由所述第一导电元件至所述输出节点的第一信号路径的延迟基本等于从输入节点经由所述第二导电元件至所述输出节点的第二信号路径的延迟。
22. 根据权利要求12的方法，其中所述第一通路的特征阻抗基本等于所述第二通路的特征阻抗。
全文摘要
根据第一实施例，本发明提供了一种电路基板，其包括第一表面；第二表面；具有接近所述第一表面的第一端和接近所述第二表面的第二端的第一通路；具有接近所述第一表面的第一端和接近所述第二表面的第二端的第二通路；电耦合所述第一通路的所述第一端和所述第二通路的所述第一端的第一导电元件；电耦合所述第一通路的所述第二端和所述第二通路的所述第二端的第二导电元件；耦合至所述第一通路的输入信号线；和耦合至所述第二通路的输出信号线。
文档编号H05K3/00GK101779527SQ200880100269
公开日2010年7月14日 申请日期2008年6月13日 优先权日2007年6月14日
发明者丹·戈西 申请人:弗莱克斯电子有限责任公司