驱动电路与驱动方法
【专利摘要】一种驱动电路与驱动方法，该驱动电路包括：第一PWM驱动模块以及第二PWM驱动模块。第一PWM驱动模块根据数据流的第一数据信号产生第一方波信号，用以驱动第一发光单元，其中第一方波信号代表第一发光单元于显示周期的发光时间，并且第一方波信号的上升沿位于显示周期内的起始点。第二PWM驱动模块根据数据流的第二数据信号产生第二方波信号，用以驱动第二发光单元，其中第二方波信号代表第二发光单元于显示周期的发光时间，第二方波信号的下降沿位于显示周期内的结束点，并且第二方波信号的上升沿晚于第一方波信号的上升沿。本发明使得显示周期内每一时间点产生电流的几率较为平均，从而能在发光单元于同一单位时间导通时降低在电源线上造成的瞬间负载。
【专利说明】驱动电路与驱动方法
【技术领域】
[0001]本发明有关于一种发光系统，特别是有关于一种驱动电路。
【背景技术】
[0002]图1A为一发光系统的示意图。如图1A所示，发光系统100具有驱动电路110和发光模块120。驱动电路110具有η个信道来驱动发光单元EDl~EDn，每个发光单元EDl~EDn接连接到电源线Vp。
[0003]图1B为电源在线的电流与时间的关系图。如图1B所示，波形Cvl代表第I通道的电流，波形Cv2代表第2通道的电流，波形Cv3代表第3通道的电流，波形Cvn代表第η通道的电流。波形Cvs代表波形Cvl至波形Cvn的总电流，亦为电源线Vp上的电流。
[0004]明显地，由于η个信道在每个显示周期DP的一开始时同时导通，电源线Vp上的电流由零瞬间激增至单一通道的电流值的η倍，此举将造成噪声过度集中于显示周期DP的一开始。因此，亟需一种驱动电路与驱动方法，将电源线Vp上的导通电流平均分配至显示周期DP上。
【发明内容】
[0005]有鉴于此，本发明提供一种驱动电路，包括:一第一 PWM驱动模块，根据一数据流的一第一数据信号产生一第一方波信号，用以驱动一第一发光单元，其中上述第一方波信号代表上述第一发光单元于一显示周期的发光时间，并且上述第一方波信号的上升沿位于上述显示周期内的起始点；以及一第二 PWM驱动模块，根据上述数据流的一第二数据信号产生一第二方波信号，用以驱动一第二发光单元，其中上述第二方波信号代表上述第二发光单元于上述显示周期的发光时间，上述第二方波信号的下降沿位于上述显示周期内的结束点，并且上述第二方波信号的上升沿晚于上述第一方波信号的上升沿。
[0006]本发明亦提供一种驱动方法,适用于驱动一第一发光单兀以及一第二发光单兀，上述驱动方法包括:根据一数据流的一第一数据信号产生一第一方波信号，其中上述第一方波信号代表上述第一发光单元于一显示周期的发光时间，并且上述第一方波信号的上升沿位于一显示周期内的起始点；根据上述第一方波信号驱动上述第一发光单元；根据上述数据流的一第二数据信号产生一第二方波信号，其中上述第二方波信号代表上述第一发光单元于上述显示周期的发光时间，上述第二方波信号的下降沿位于上述显示周期内的结束点，并且上述第二方波信号的上升沿晚于上述第一方波信号的上升沿；以及根据上述第二方波信号驱动上述第二发光单兀。
[0007]本发明使得显示周期内每一时间点产生电流的几率较为平均，从而能在发光单元于同一单位时间导通时降低在电源线上造成的瞬间负载。
【专利附图】
【附图说明】
[0008]图1A为一发光系统的不意图。[0009]图1B为电源在线的电流与时间的关系图。
[0010]图2为本发明的驱动电路的一示意图。
[0011]图3为本发明的驱动模块的一实施例。
[0012]图4为电源在线的电流与时间的关系图。
[0013]图5为根据本发明另一实施例的电源在线的电流与时间的关系图。
[0014]图6为根据本发明另一实施例的电源在线的电流与时间的关系图。
[0015]图7为电流几率分布图。
[0016]图8为本发明的驱动电路的一示意图。
[0017]图9为本发明的发光单元的驱动方法的一流程图。
[0018]附图中符号的简单说明如下:
[0019]100:发光系统；Id:电流;110、210、310、810:驱动电路;120、220、320、820:发光模块;DM1~DMn:驱动模块；ED1~EDn:发光单元；Vp:电源线；330、830:PWM产生单元；331、831:计数器；332、832:比较器；340,840:驱动单元；DP:显示周期；833:PWM缓存器；850:缓存单元；Sct:计数信号；Sdt:数据信号；Ssq:方波信号；CLK:时脉信号；DL:数据线；Cvl、02、Os、Cv2’、Os’ J^B;Cpl、Cp2、Cps、Cp2’、Cps’:波形。
【具体实施方式】
[0020]为使本发明的上述和其它目的、特征和优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下。
[0021]以下说明是执行本发明的最佳模式。本领域技术人员应能知悉在不脱离本发明的精神和架构的前提下，当可作些许更动、替换和置换。本发明的范畴当视所附申请专利范围而定。
[0022]图2为本发明的驱动电路的一示意图。如图2所示,驱动电路210包括多个PWM驱动模块DM1~DMn，用以分别驱动发光模块220中的多个发光单元ED1~EDn，其中发光单元EDfEDn并联耦接，并且每个发光单元EDfEDn具有第一端耦接至一电源线Vp、以及第二端耦接至所对应的PWM驱动模块DMf DMn。根据本发明的另一实施例，发光模块220中的多个发光单元EDfEDn可以上述第一端耦接至对应的PWM驱动模块DM1~DMn，而第二端耦接至接地端。
[0023]图3为本发明的驱动模块的一实施例。PWM驱动模块330根据数据信号Sdt决定发光模块320的发光单元EDfEDn在一显示周期中的发光时间。发光单元EDl~EDn并联耦接发光单元EDl~EDn可以是发光二极管(light emitting diode, LED)。详细而言,如图3所不,每个PWM驱动模块DMl~DMn至少包括脉冲宽度调制(Pulse-width modulation, PWM)产生单元330 (以下简称PWM产生单元)和驱动单元340。PWM产生单元330用以根据数据信号Sdt输出一方波信号Ssq。驱动单元340耦接至PWM产生单元330，用以根据方波信号Ssq驱动发光单元EDI。其中数据信号Sdt包含显示周期的占空比(发光时间与显示周期的比例)。
[0024]PWM产生单元330至少包括计数器331和比较器332。计数器331用以计数一时脉信号CLK，以便 输出一计数信号Set。在本发明实施例中，一部分的PWM驱动模块的计数器331可以是上数式计数器(up type counter),或是下数式计数器(down typecounter)。举例来说，当计数器331为上数式计数器并且收到时脉信号CLK的第I个脉冲时，计数信号Sct的值为I。类似地，当计数器331收到时脉信号CLK的第2个脉冲时，计数信号Sct的值为2。类似地，当计数器331收到时脉信号CLK的第255个脉冲时，计数信号Sct的值为255，当计数器331收到时脉信号CLK的第256个脉冲时，计数器331被重置并且计数信号Sct的值为O。
[0025]当计数器331为下数式计数器并且收到时脉信号CLK的第I个脉冲时，计数信号Sct的值为255。类似地，当计数器331收到时脉信号CLK的第2个脉冲时，计数信号Sct的值为254。类似地，当计数器331收到时脉信号CLK的第255个脉冲时，计数信号Sct的值为1，当计数器331收到时脉信号CLK的第256个脉冲时，计数器331被重置并且计数信号Sct的值为O。
[0026]比较器332用以根据计数信号Sct和数据信号Sdt产生方波信号Ssq。在本发明实施例中，比较器332具有一正端耦接至计数器331、以及一负端耦接至该PWM缓存器，使得当计数信号Sct大于该数据信号时，该方波信号为高电压电平。当计数信号Sct小于该数据信号时，该方波信号为低电压电平。
[0027]以数据信号Sdt为04，并且显示周期具有255个单位时间UTf UT255为例。在单位时间UTf UT4时，上数式计数器的计数信号Sct为OOf004 (不大于004)，因此方波信号Ssq为低电压电平。在单位时间UT5~UT255时，上数式计数器的计数信号Sct为005~255 (大于004)，因此方波信号Ssq为高电压电平。相反地，在单位时间UT1~UT251时，下数式计数器的计数信号Sct为255、05 (大于004)，因此方波信号Ssq为高电压电平。在单位时间UT252~UT255时，下数式计数器的计数信号Sct为ΟΟ4~ΟΟ1 (不大于004)，因此方波信号Ssq为低电压电平。
[0028]因此，当计数器331为上数式计数器，并且在每个显示周期的单位时间UTl时，几乎所有的发光单元都会被导通，使得电源线Vp会产生最大电流。然而，当所有发光单元EDfEDn皆于每个显示周期的单位时间UTl时同时导通，电源线Vp必须提供最大电流，并且此时电流由零增加至最大电流将对电路造成不良的影响，甚至因而产生噪声。因此，在本发明实施例中，PWM驱动模块DMfDMn被分成多个集合，所述集合至少具有第一集合和第二集合，且驱动第一集合的方波信号与驱动第一集合的方波信号互为反向，使得第一集合的发光单元与第二集合的发光单元的导通时间以及关闭时间恰巧相反，进而将原本电源线Vp所必须承受的最大电流平均分摊至显示周期的各个单位时间。
[0029]根据本发明的一实施例，其中第一集合所包含的计数器为上数式计数器，以及第二集合所包含的计数器为下数式计数器，使得部分发光单元EDfEDn不会在单位时间UTl被开启，减少发光单元EDfEDn在同一单位时间导通而造成电源线Vp上的负担。
[0030]举例来说，发光模块220具有发光单元ED1~ED16 (n=16)，则驱动电路100具有16信道(即驱动模块DMfDM16)。驱动模块DMfDM16可以分成2个集合，第I集合为驱动模块DM1~DM8，第2集合为驱动模块DM9~DM16。其中驱动模块DM1~DM8的计数器为上数式计数器，驱动模块DM91M16的计数器为下数式计数器。驱动模块的分组为说明之用，但不限于此。例如，亦可将DMi (i为奇数)当作第I集合，将DMj (j为偶数)当作第2集合。
[0031] 图4为电源在线的电流与时间的关系图。根据PWM的驱动方式，图4所示的电流波形将与PWM的方波信号相同或为反向。根据本发明图3的实施例，电流的波形与方波信号Ssq恰为反向。根据本发明的另一实施例，多个发光单元EDfEDn可以第一端耦接至对应的PWM驱动模块DMf DMn，而第二端耦接至接地端，其中的电流波形与方波信号Ssq相同。
[0032]如图4所示，第I集合于电源线Vp所产生的电流如波形Cvl所示，波形Cv2为第2集合在电源线Vp上所产生的电流，波形Cvs为第I集合以及第2集合在电源线Vp上所产生的电流，其中第I集合与第2集合的计数器皆为上数式计数器。波形Cv2’为第2集合在电源线Vp上所产生的电流，其中第2集合的计数器为下数式计数器，波形Os’为波形Cvl与波形Cv2’的总合。明显地可以看到，通过将发光单元分为第I集合以及第2集合并于一导通周期DP内错开第I集合以及第2集合的导通时间，电源线Vp上所负载的电流由集中于导通周期DP中的某部分时间，转而分散至整个导通周期DP，使得电流分布较为平均(波形Os’与波形Cvs相比)。在此实施例中，波形Cvl的上升沿位于显示周期DP内的起始点，波形Cv2’的下降沿位于显示周期DP内的结束点，并且波形Cv2’的上升沿与波形Cvl的下降沿同时出现。
[0033]图5为根据本发明另一实施例的电源在线的电流与时间的关系图。根据PWM的驱动方式，图5所示的电流的波形将与PWM的方波信号相同或为反向。根据本发明图3的实施例，电流的波形与方波信号Ssq恰为反向。根据本发明的另一实施例，多个发光单元EDfEDn可以第一端耦接至对应的PWM驱动模块DM1?DMn，而第二端耦接至接地端，其中的电流波形与方波信号Ssq相同。
[0034]如图5所示，第I集合于电源线Vp所产生的电流如波形Cvl所示，波形Cv2’为第2集合在电源线Vp上所产生的电流，波形Os’为第I集合以及第2集合在电源线Vp上所产生的电流，其中第I集合与第2集合的计数器皆为上数式计数器。在此实施例中，波形Cvl的上升沿位于显示周期DP内的起始点，波形Cv2’的下降沿位于显示周期DP内的结束点，并且波形Cv2’的上升沿晚于波形Cvl的上升沿，因而造成代表总电流的波形Os’的波形。除此之外，波形Cvl与Cv2’在不同的显示周期中宽度(工作周期)可以不同。
[0035]图6根据本发明另一实施例的电源在线的电流与时间的关系图。根据PWM的驱动方式，图6所示的电流的波形将与PWM的方波信号相同或为反向。根据本发明图3的实施例，电流的波形与方波信号Ssq恰为反向。根据本发明的另一实施例，多个发光单元EDfEDn可以第一端耦接至对应的PWM驱动模块DM1?DMn，而第二端耦接至接地端，其中的电流波形与方波信号Ssq相同。
[0036]如图6所示，第I集合于电源线Vp所产生的电流如波形Cvl所示，波形Cv2’为第2集合在电源线Vp上所产生的电流，波形Os’为第I集合以及第2集合在电源线Vp上所产生的电流，其中波形Cv2’的上升沿晚于波形Cvl的下降沿。除此之外，波形Cvl与Cv2’在不同的显示周期中宽度(工作周期)可以不同。
[0037]图7为电流几率分布图。如图7所示，第I集合于电源线Vp所产生的电流几率分布图如波形Cpl所示，波形Cp2为第2集合在电源线Vp上所产生的电流几率分布图，其中第I集合与第2集合的计数器皆为上数式计数器。由于波形Cpl以及波形Cp2皆是由显示周期DP的起始点开始驱动相对应的发光单元,使得电流都是于显示周期DP的起始点开始产生，因此在显示周期DP的起始点产生电流的几率最高。然而，在显示周期DP的结束点通常不会有电流，使得在显示周期DP的结束点产生电流的几率几乎为零。波形Cps为第I集合以及第2集合在电源线Vp上所产生的总电流的几率分布图。相同相位的第I集合以及第2集合共同在电源线Vp上所产生的电流几率分布与波形Cpl以及波形Cp2相同，使得代表第I集合以及第2集合在电源线Vp上所产生的总电流的几率分布图波形Cps亦与波形Cpl以及波形Cp2的几率分布相同。
[0038]波形Cp2’为第2集合在电源线Vp上所产生的电流几率分布图，其中第2集合的计数器为下数式计数器，波形Cps’为第I集合以及第2集合在电源线Vp上所产生的总电流的几率分布图。明显地可以看到，通过将发光单元分为第I集合以及第2集合并利用上数式计数器以及下数式计数器分别改变驱动单元所输出的电流的起始点以及结束点，使得在显示周期DP内的每一时间点产生电流的几率会较为平均，以降低在电源线Vp上所造成的瞬间负载。
[0039]图8为本发明的驱动电路的一示意图。如图8所示，驱动电路810与驱动电路310相似，差别在于每个PWM驱动模块DMfDMn包括缓存单元850，用以缓存数据线DL上的数据信号Sdt，并且将数据信号Sdt输出至PWM产生单元830。每个PWM产生单元830内包括脉冲宽度调制缓存器833 (以下简称PWM缓存器)，用以储存来自于缓存单元850的数据信号Sdt，并且将数据信号Sdt输入至比较器832。
[0040]在本发明实施例中，比较器832具有一正端耦接至该计数器、以及一负端耦接至该PWM缓存器833，使得当计数信号Sct大于数据信号Sdt时，方波信号Ssq为高电压电平。在某些实施例中，比较器832具有一正端耦接至PWM缓存器833、以及一负端耦接至计数器831，使得当数据信号Sdt大于计数信号Sct时，方波信号Ssq为高电压电平。
[0041]图9为本发明的驱动方法的一流程图，如图9所示，驱动方法包括下列步骤。
[0042]于步骤S91，将所述PWM驱动模块DMfDMn至少分成第一集合和第二集合，其中第一集合中的PWM驱动模块所包含的计数器为上数式计数器，并且第二集合中的PWM驱动模块所包含的计数器为下数式计数器。于步骤S92，通过每一 PWM驱动模块中的计数器831从对应的起始值计数时脉信号CLK，以便输出计数信号Set。于步骤S93，每一 PWM驱动模块中的比较器832根据计数信号Sct和对应的数据信号Sdt产生方波信号Ssq。于步骤S94，通过每一 PWM驱动模块中的驱动单元810根据方波信号Ssq分别驱动对应的发光单元EDfEDn。
[0043]综上所述，本发明的第I集合的计数器331和第2集合的计数器331的计数模式不相同，因此减少发光单元EDfEDn在显示周期的起始单位时间(例如UTl)或最后单位时间(例如UT255) —起导通的机会，降低在电源线Vp上所造成的负载。
[0044]以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
【权利要求】
1.一种驱动电路，其特征在于，包括: 一第一 PWM驱动模块，根据一数据流的一第一数据信号产生一第一方波信号，用以驱动一第一发光单兀，其中上述第一方波信号代表上述第一发光单兀于一显不周期的发光时间，并且上述第一方波信号的上升沿位于上述显示周期内的起始点；以及 一第二 PWM驱动模块，根据上述数据流的一第二数据信号产生一第二方波信号，用以驱动一第二发光单元，其中上述第二方波信号代表上述第二发光单元于上述显示周期的发光时间，上述第二方波信号的下降沿位于上述显示周期内的结束点，并且上述第二方波信号的上升沿晚于上述第一方波信号的上升沿。
2.根据权利要求1所述的驱动电路，其特征在于，上述第二方波信号的上升沿晚于上述第一方波信号的下降沿。
3.根据权利要求1所述的驱动电路，其特征在于，上述第一PWM驱动模块包括: 一第一 PWM产生单元，用以根据上述第一数据信号输出上述第一方波信号，以及 一第一驱动单元，耦接至上述第一 PWM产生单元，根据上述第一方波信号驱动上述第一发光单元，并且上述第二 PWM驱动模块包括； 一第二 PWM产生单元，用以根据上述第二数据信号输出上述第二方波信号，以及一第二驱动单元，耦接至上述第二 PWM产生单元，根据上述第二方波信号驱动上述第二发光单元。
4.根据权利要求3所述的驱动电路，其特征在于，上述第一PWM产生单元包括: 一第一计数器，用以计数一时脉信号，以便输出一第一计数信号；以及 一第一比较器，用以根据上述第一计数信号和上述第一数据信号产生上述第一方波信号，并且上述第二 PWM产生单元包括: 一第二计数器，用以计数上述时脉信号，以便输出一第二计数信号；以及 一第二比较器，用以根据上述第二计数信号和上述第二数据信号产生上述第二方波信号。
5.根据权利要求4所述的驱动电路，其特征在于，上述第一计数器为上数式计数器，而上述第二计数器为下数式计数器。
6.根据权利要求4所述的驱动电路，其特征在于，上述第一发光单元与上述第二发光单元并联耦接，并且上述第一发光单元与上述第二发光单元的第一端耦接至一电源线，上述第一发光单元的第二端耦接至上述第一 PWM驱动模块，上述第二发光单元的第二端耦接至上述第二 PWM驱动模块。
7.根据权利要求4所述的驱动电路，其特征在于，上述第一PWM驱动模块还包括: 一第一缓存单元，用以接收上述第一数据信号，并输出上述第一数据信号至上述第一PWM驱动模块，并且上述第二 PWM驱动模块还包括: 一第二缓存单元，用以接收上述第二数据信号，并输出上述第二数据信号至上述第二PWM驱动模块。
8.根据权利要求7所述的驱动电路，其特征在于，上述第一PWM产生单元还包括: 一第一 PWM缓存器，耦接至上述第一缓存单元与上述第一比较器之间，用以储存上述第一数据信号，并且上述第二 PWM产生单元还包括:
一第二 PWM缓存器，耦接至上述第二缓存单元与上述第二比较器之间，用以储存上述第二数据信号。
9.根据权利要求8所述的驱动电路，其特征在于，上述第一比较器具有一正端耦接至上述第一计数器、以及一负端耦接至上述第一 PWM缓存器，使得当上述第一计数信号大于上述第一数据信号时，上述第一方波信号为高电压电平，并且上述第二比较器具有一正端耦接至上述第二计数器，且一负端耦接至上述第二 PWM缓存器，使得当上述第二计数信号大于上述第二数据信号时，上述第二方波信号为高电压电平。
10.根据权利要求8所述的驱 动电路，其特征在于，上述第一比较器具有一正端耦接至上述第一 PWM缓存器、以及一负端耦接至上述第一计数器，使得当上述数据信号大于上述第一计数信号时，上述第一方波信号为高电压电平，并且上述第二比较器具有一正端耦接至上述第二 PWM缓存器、以及一负端耦接至上述第二计数器，使得当上述数据信号大于上述第二计数信号时，上述第二方波信号为高电压电平。
11.根据权利要求1所述的驱动电路，其特征在于，上述第一发光单元以及上述第二发光单元为发光二极管。
12.—种驱动方法,其特征在于,适用于驱动一第一发光单兀以及一第二发光单兀,上述驱动方法包括: 根据一数据流的一第一数据信号产生一第一方波信号，其中上述第一方波信号代表上述第一发光单兀于一显不周期的发光时间，并且上述第一方波信号的上升沿位于一显不周期内的起始点； 根据上述第一方波信号驱动上述第一发光单元； 根据上述数据流的一第二数据信号产生一第二方波信号，其中上述第二方波信号代表上述第一发光单元于上述显示周期的发光时间，上述第二方波信号的下降沿位于上述显示周期内的结束点，并且上述第二方波信号的上升沿晚于上述第一方波信号的上升沿；以及 根据上述第二方波信号驱动上述第二发光单元。
13.根据权利要求12所述的驱动方法，其特征在于，上述第二方波信号的上升沿晚于上述第一方波信号的下降沿。
14.根据权利要求12所述的驱动方法，其特征在于，产生上述第一方波信号与上述第二方波信号的步骤包括: 通过一上数式计数器计数一时脉信号，以便输出一第一计数信号； 通过一下数式计数器计数上述时脉信号，以便输出一第二计数信号； 比较上述第一计数信号与上述第一数据信号，以产生上述第一方波信号；以及 比较上述第二计数信号与上述第二数据信号，以产生上述第二方波信号。
15.根据权利要求14所述的驱动方法，其特征在于，当上述第一计数信号大于上述第一数据信号时，上述第一方波信号为高电压电平，并且当上述第二计数信号大于上述第二数据信号时，上述第二方波信号为高电压电平。
16.根据权利要求14所述的驱动方法，其特征在于，当上述第一数据信号大于上述第一计数信号时，上述第一方波信号为高电压电平，并且当上述第二数据信号大于上述第二计数信号时，上述第二方波信号为高电压电平。
17.根据权利要求12所述的驱动方法，其特征在于，上述第一发光单元以及上述第二发光单元为发光二极管。
【文档编号】H05B37/02GK103906305SQ201210587364
【公开日】2014年7月2日 申请日期:2012年12月28日 优先权日:2012年12月28日
【发明者】苏锦标, 陈炯宏, 许建德 申请人:普诚科技股份有限公司