感测电路的制作方法
【专利说明】
【技术领域】
[0001]本发明涉及一种感测电路(Sensing Circuit)，尤其涉及一种可侦测电源电压的噪声(Supply Voltage Noise)的感测电路。
【【背景技术】】
[0002]电路(Circuit)通常须親接至电源电压(Supply Voltage)，并由此获取电力。理想的电源电压为固定值。实际上，电源电压通常经由电力网(Power Mesh)耦接至电路，其中电力网本身又具有电阻值，因此会产生IR电压降(IR-drop)，并使得有效电源电压大小发生改变。所谓IR电压降指因电流流经具有电阻值的电力网而产生的电压下降，其会导致电源电压发生波动，进而使电路的性能变得不稳定。因此，有必要设计一种全新的电路，以克服传统技术所面临的问题。
【
【发明内容】
】
[0003]本发明提供了感测电路，可用于侦测电源电压的噪声。
[0004]具体的，本发明所提供的一种感测电路，其至少可包括延迟链和译码器，其中该延迟链包括:第一延迟单元，用于根据输入信号和复位信号来产生第一延迟信号;第一串接切换器，用于根据与控制信号互补的反向控制信号来选择性地使该第一延迟信号通过；以及第一反馈切换器，用于根据该控制信号来选择性地形成该第延迟单元的反馈路径；以及该译码器，用于根据该第一延迟信号来产生输出信号。
[0005]本发明所提供的所述感测电路，藉由使用延迟链和传送其上的一输入信号，可精确地估计出供应给延迟链的电源电压的平均大小。在此设计下，若电源电压产生任何噪声或变化，可藉由分析延迟链的延迟信号，以及译码器的输出信号而立即侦测出来。在一些实施例中，本发明可以使用二个或更多个感测电路，以逐一取样不同时间区间的电源电压信息。
【【附图说明】】
[0006]图1显示根据本发明一个实施例所述的感测电路的示意图；
[0007]图2显示根据本发明一个实施例所述的感测电路的示意图；
[0008]图3显示根据本发明一个实施例所述的感测电路的示意图；
[0009]图4显示根据本发明一个实施例所述的工作电压的波形图；
[0010]图5显示根据本发明一个实施例所述的感测电路操作于计算模式的示意图；
[0011 ]图6显示根据本发明一个实施例所述的感测电路操作于读取模式的示意图。
【【具体实施方式】】
[0012]为让本发明的目的、特征和优点能更明显易懂，下文特举出本发明的具体实施例，并配合所附图式，作详细说明如下。
[0013]图1显示根据本发明一个实施例所述的感测电路(SensingCircuit) 100的示意图。感测电路100用于侦测各种电路的电源电压的噪声(Supply Voltage Noise)。在图1的实施例中，感测电路100包括延迟链(Delay 01&丨11)110和译码器(06(30(^0160。延迟链110至少包括第一延迟单元(Delay Unit) 121、第一串接切换器(Cascading Switch) 131，以及第一反馈切换器(Feedback Switch) 141。第一延迟单元121由工作电压VDD(亦即，电源电压)和接地电压VSS处取得电力供应。第一延迟单元121根据输入信号SIN和复位信号SR来产生第一延迟信号SDl。第一串接切换器131根据反向控制信号SCB来选择性地使第一延迟信号SDl通过。第一反馈切换器141根据控制信号SC来选择性地形成第一延迟单元121的反馈路径(Feedback Pa th )。控制信号SC和反向控制信号SCB两者的逻辑电平互补(Complementary)(也即，控制信号SC和反向控制信号SCB两者的逻辑电平正负刚好相反)，因此第一串接切换器131和第一反馈切换器141两者的操作状态亦呈现互补(也即，当第一串接切换器131导通(closed)时，第一反馈切换器141断开(opened)，而当第一串接切换器131断开(opened)时，第一反馈切换器141导通(closed))。译码器160根据第一延迟信号SDl来产生输出信号SOUT。
[0014]第一延迟单元121具有第一输入端、第二输入端，以及输出端，其中第一延迟单元121的第一输入端用于接收输入信号SIN，第一延迟单元121的第二输入端用于接收复位信号SR，而第一延迟单元121的输出端用于输出第一延迟信号SD1。第一串接切换器131具有第一端和第二端，其中第一串接切换器131的第一端耦接至第一延迟单元121的输出端，而第一串接切换器131的第二端用于选择性地输出第一延迟信号SD1。第一反馈切换器141具有第一端和第二端，其中第一反馈切换器141的第一端耦接至第一延迟单元121的输出端，而第一反馈切换器141的第二端耦接至第一延迟单元121的第一输入端。
[0015]感测电路100可操作于计算模式(Calculating Mode )和读取模式(ReadingMode)。在计算模式中，第一串接切换器131导通(closed)且第一反馈切换器141断开(opened)，使得输入信号SIN可于延迟链110中进行传递。在读取模式中，第一串接切换器131断开且第一反馈切换器141导通，使得第一延迟单元121形成锁存器(Latch)，而译码器160由延迟链110处读取第一延迟信号SDl。藉由分析译码器160的输出信号S0UT，可侦测出工作电压VDD的噪声。感测电路100的详细操作和原理将于下列实施例中说明。必须理解的是，这些实施例和图式仅为举例说明，非为本发明的限制条件。
[0016]图2显示根据本发明一个实施例所述的感测电路200的示意图。图2和图1相似。感测电路200包括延迟链210和译码器260。此两个实施例的差异在于，感测电路200的延迟链210包括更多延迟单元和更多切换器。例如，延迟链210可包括第一延迟单元121、第一串接切换器131、第一反馈切换器141、第二延迟单元122、第二串接切换器132、第二反馈切换器142、第三延迟单元123、第三串接切换器133、第三反馈切换器143、第四延迟单元124、第四串接切换器134、第四反馈切换器144。须理解的是，延迟单元、切换器的数量于本发明中皆可调整。在另一些实施例中，感测电路200可包括更多或更少的延迟单元和切换器。
[0017]第一延迟单元121根据输入信号SIN和复位信号SR来产生第一延迟信号SDl。第一串接切换器131根据反向控制信号SCB来选择性地使第一延迟信号SDl通过至第二延迟单元122。第一反馈切换器141根据控制信号SC来选择性地形成第一延迟单元121的反馈路径。第二延迟单元122根据第一延迟信号SDl和复位信号SR来产生第二延迟信号SD2。第二串接切换器132根据反向控制信号SCB来选择性地使第二延迟信号SD2通过至第三延迟单元123。第二反馈切换器142根据控制信号SC来选择性地形成第二延迟单元122的反馈路径。第三延迟单元123根据第二延迟信号SD2和复位信号SR来产生第三延迟信号SD3。第三串接切换器133根据反向控制信号SCB来选择性地使第三延迟信号SD3通过至第四延迟单元124。第三反馈切换器143根据控制信号SC来选择性地形成第三延迟单元123的反馈路径。第四延迟单元124根据第三延迟信号SD3和复位信号SR来产生第四延迟信号SD4。第四串接切换器134根据反向控制信号SCB来选择性地使第四延迟信号SD4通过。第四反馈切换器144根据控制信号SC来选择性地形成第四延迟单元124的反馈路径。译码器260根据第一延迟信号SD1、第二延迟信号SD2、第三延迟信号SD3，以及第四延迟信号SD4来产生一输出信号SOUT。
[0018]第一延迟单元121具有第一输入端、第二输入端，以及输出端，其中第一延迟单元121的第一输入端用于接收输入信号SIN，第一延迟单元121的第二输入端用于接收复位信号SR，而第一延迟单元121的输出端用于输出第一延迟信号SD1。第一串接切换器131具有第一端和第二端，其中第一串接切换器131的第一端耦接至第一延迟单元121的输出端，而第一串接切换器131的第二端用于选择性地输出第一延迟信号SDl至第二延迟单元122。第一反馈切换器141具有第一端和第二端，其中第一反馈切换器141的第一端耦接至第一延迟单元121的输出端，而第一反馈切换器141的第二端耦接至第一延迟单元121的第一输入端。第二延迟单元122具有第一输入端、第二输入端，以及输出端，其中第二延迟单元122的第一输入端用于接收第一延迟信号SDl，第二延迟单元122的第二输入端用于接收复位信号SR，而第二延迟单元122的输出端用于输出第二延迟信号SD2。第二串接切换器132具有第一端和第二端，其中第二串接切换器132的第一端耦接至第二延迟单元122的输出端，而第二串接切换器132的第二端用于选择性地输出第二延迟信号SD2至第三延迟单元123。第二反馈切换器142具有第一端和第二端，其中第二反馈切换器142的第一端耦接至第二延迟单元122的输出端，而第二反馈切