91]如图4C所示，在本发明所述的电子器件的开关控制装置的第七具体实施例中，电子器件为射频开关40，射频开关40的高电平输入端也即射频开关40的高电平端VCC，由高电平输出单元(图4A中未示)输出的高电平为幅值为12V的高电平；
[0092]所述开关单元采用开关MOS管Ml ;M1为N沟道耗尽型MOS管；
[0093]Ml的栅极G与逻辑电平控制器41的逻辑电平输出端连接，Ml的漏极D与所述射频开关40的接地端GND连接，Ml的源极S接入地端Gnd ；
[0094]当逻辑电平控制器41输出逻辑“O”时，即逻辑电平控制器41输出的逻辑电平为低电平时，Ml导通，射频开关40的接地端GND接地，此时VCC与GND之间的电势差为6V，对射频开关来说接收到的触发电平是幅值为6V的高电平，满足射频开关对信号电平的要求，实现射频开关的触发功能；
[0095]当逻辑电平控制器41输出逻辑“I”时，即逻辑电平控制器输出的逻辑电平为高电平时，M1断开，射频开关40的接地端GND悬空，则VCC与GND之间不存在电势差，对于射频开关来说接收到的触发电平为低电平，不能满足触发要求。
[0096]如图4D所示，在本发明所述的电子器件的开关控制装置的第八具体实施例中，电子器件为射频开关40，射频开关40的高电平输入端也即射频开关40的高电平端VCC，由高电平输出单元(图4D中未示)输出的高电平为幅值为12V的高电平；
[0097]所述开关单元采用开关MOS管Ml ;M1为P沟道增强型MOS管；
[0098]Ml的栅极G与逻辑电平控制器41的逻辑电平输出端连接，Ml的漏极D与所述射频开关40的接地端GND连接，Ml的源极S接入地端Gnd ；
[0099]当逻辑电平控制器41输出逻辑“O”时，即逻辑电平控制器41输出的逻辑电平为低电平时，Ml导通，射频开关40的接地端GND接地，此时VCC与GND之间的电势差为6V，对射频开关来说接收到的触发电平是幅值为6V的高电平，满足射频开关对信号电平的要求，实现射频开关的触发功能；
[0100]当逻辑电平控制器41输出逻辑“I”时，即逻辑电平控制器输出的逻辑电平为高电平时，M1断开，射频开关40的接地端GND悬空，则VCC与GND之间不存在电势差，对于射频开关来说接收到的触发电平为低电平，不能满足触发要求。
[0101]如图5所示，本发明实施例所述的电子器件的开关控制方法，用于对电子器件进行开关控制，所述电子器件包括接地端和高电平输入端，所述开关控制方法包括:
[0102]S1:高电平输出单元向电子器件的高电平输入端输出预定幅值的高电平;所述预定幅值大于预定电压；
[0103]S2:逻辑电平输出单元输出逻辑电平；
[0104]S3:当所述逻辑电平处于第一状态时，开关单元控制低电平接入所述电子器件的接地端，以控制打开所述电子器件；当所述逻辑电平处于第二状态时，所述开关单元控制所述电子器件的接地端悬空，以控制关闭所述电子器件。
[0105]本发明实施例所述的开关控制方法通过高电平输出单元向电子器件的高电平输入端输出高电平，与现有技术相比，该高电平的幅值可以大于现有的电平转换器能够转换输出的最大高电压，例如5.5V，并且本发明实施例所述的开关控制方法通过开关单元在逻辑电平处于第一状态时控制电子器件的接地端接入低电平，例如此时该电子器件的接地端可以接地，在这种情况下该电子器件的开启电压大于现有的电平转换器能够转换输出的最大高电压，可以顺利开启所述电子器件;而当逻辑电平处于第二状态时，开关单元控制电子器件的接地端不接入低电平，从而使得电子器件的接地端悬空，从而使得电子器件的高电平输入端与接地端之间没有电势差，因此电子器件不能开启。
[0106]具体的，所述高电平输出单元向电子器件的高电平输入端输出预定幅值的高电平步骤包括:
[0107]所述高电平输出单元分时向所述高电平输入端输出具有不同的预定幅值的高电平。
[0108]具体的，所述开关单元可以包括开关晶体管；
[0109]所述当所述逻辑电平处于第一状态时，开关单元控制低电平接入所述电子器件的接地端，当所述逻辑电平处于第二状态时，所述开关单元控制所述电子器件的接地端悬空步骤包括:
[0110]当所述逻辑电平为第一电平时，所述开关晶体管导通所述电子器件的接地端与低电平输入端之间的连接，当所述逻辑电平为第二电平时，所述开关晶体管断开所述电子器件的接地端与低电平输入端之间的连接，以使得所述电子器件的接地端悬空。
[0111]本发明实施例所述的电子器件，包括接地端和高电平输入端，所述电子器件还上述的开关控制装置。
[0112]以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
【主权项】
1.一种电子器件的开关控制装置，所述电子器件包括接地端和高电平输入端，其特征在于，所述开关控制装置包括: 高电平输出单元，与所述高电平输入端连接，用于向所述高电平输入端输出具有预定幅值的高电平;所述预定幅值大于预定电压； 逻辑电平输出单元，用于输出逻辑电平；以及， 开关单元，控制端接入所述逻辑电平，第一端与所述接地端连接，第二端接入低电平，用于当所述逻辑电平处于第一状态时控制所述第一端与所述第二端连接，以控制开启所述电子器件，当所述逻辑电平处于第二状态时控制所述第一端不与所述第二端连接，以控制关闭所述电子器件。2.如权利要求1所述的电子器件的开关控制装置，其特征在于，所述高电平输出单元具体用于分时向所述高电平输入端输出具有不同的预定幅值的高电平。3.如权利要求1或2所述的电子器件的开关控制装置，其特征在于，所述开关单元包括:开关晶体管，控制极接入所述逻辑电平，第一极与所述接地端连接，第二极接入低电平。4.如权利要求3所述的电子器件的开关控制装置，其特征在于，所述开关晶体管包括开关三极管； 所述开关三极管，基极接入所述逻辑电平，第一极与所述接地端连接，第二极接入低电平。5.如权利要求3包括所述的电子器件的开关控制装置，其特征在于，所述开关晶体管包括开关MOS管或开关TFT ； 所述开关晶体管，栅极接入所述逻辑电平，第一极与所述接地端连接，第二极接入低电平。6.如权利要求5所述的电子器件的开关控制装置，其特征在于，在所述开关晶体管包括开关MOS管时，当所述开关MOS管为N沟道增强型MOS管或P沟道耗尽型MOS管时，当所述逻辑电平处于第一状态时，所述逻辑电平为高电平，当所述逻辑电平处于第二状态时，所述逻辑电平为低电平； 在所述开关晶体管包括开关MOS管时，当所述开关晶体管为P沟道增强型晶体管或N沟道耗尽型晶体管时，当所述逻辑电平处于第一状态时，所述逻辑电平为低电平，当所述逻辑电平处于第二状态时，所述逻辑电平为高电平。7.—种电子器件的开关控制方法，所述电子器件包括接地端和高电平输入端，其特征在于，所述开关控制方法包括: 高电平输出单元向电子器件的高电平输入端输出预定幅值的高电平;所述预定幅值大于预定电压； 逻辑电平输出单元输出逻辑电平； 当所述逻辑电平处于第一状态时，开关单元控制低电平接入所述电子器件的接地端，以控制打开所述电子器件；当所述逻辑电平处于第二状态时，所述开关单元控制所述电子器件的接地端悬空，以控制关闭所述电子器件。8.如权利要求7所述的电子器件的开关控制方法，其特征在于，所述高电平输出单元向电子器件的高电平输入端输出预定幅值的高电平步骤包括: 所述高电平输出单元分时向所述高电平输入端输出具有不同的预定幅值的高电平。9.如权利要求7或8所述的电子器件的开关控制方法，其特征在于，所述开关单元包括开关晶体管； 所述当所述逻辑电平处于第一状态时，开关单元控制低电平接入所述电子器件的接地端，当所述逻辑电平处于第二状态时，所述开关单元控制所述电子器件的接地端悬空步骤包括: 当所述逻辑电平为第一电平时，所述开关晶体管导通所述电子器件的接地端与低电平输入端之间的连接，当所述逻辑电平为第二电平时，所述开关晶体管断开所述电子器件的接地端与低电平输入端之间的连接，以使得所述电子器件的接地端悬空。10.—种电子器件，包括接地端和高电平输入端，其特征在于，所述电子器件还包括如权利要求1至6中任一权利要求所述的开关控制装置。
【专利摘要】本发明提供了一种电子器件的开关控制装置、方法和电子器件。所述电子器件的开关控制装置包括：高电平输出单元，与高电平输入端连接，用于向高电平输入端输出具有预定幅值的高电平；所述预定幅值大于预定电压；逻辑电平输出单元，用于输出逻辑电平；以及，开关单元，控制端接入逻辑电平，第一端与接地端连接，第二端接入低电平，用于当逻辑电平处于第一状态时控制所述第一端与第二端连接，以控制开启电子器件，当所述逻辑电平处于第二状态时控制所述第一端不与所述第二端连接，以控制关闭所述电子器件。本发明所述的电子器件的开关控制装置、方法和电子器件能够产生幅值大的开启电压，能方便的控制电子器件的开启和关断。
【IPC分类】H03K17/687
【公开号】CN105656468
【申请号】
【发明人】林琳, 孙伟, 陈丽莉, 陈忠君, 李牧冰
【申请人】京东方科技集团股份有限公司, 北京京东方光电科技有限公司
【公开日】2016年6月8日
【申请日】2016年1月18日