串行数据发送、接收方法及装置的制造方法
【技术领域】
[0001]本发明涉及芯片间高速串行互联接口的数据传输技术，尤其涉及一种串行数据发送方法及装置、串行数据接收方法及装置。
【背景技术】
[0002]在数据通信中，需要通过高速串行接口实现芯片间互连，如图1所示；对于1G以上的数据包互连接口，一般采用1G XFI/SF1、Higig或、Interlaken等接口协议。其中，1GXFI/SFI仅用于单端口的报文传输，是标准的MAC帧格式，可以支持1G LAN/WAN的带宽需求，但是由于只支持标准的MAC帧格式，所以无法实现多端口或多业务的处理。HiGig是Broadcom公司开发的一种接口协议，采用改进的MAC帧格式，其通过减少前导(Preamble)和帧间距(IPG，Interframe Gap)并增加报文头的方式来支持通道化，但是由于IEEE802.3协议中要求最小支持8个字节的IPG，所以存在IPG过大，导致带宽浪费。Interlaken支持通道化，将报文切割成突发数据(Burst Data)进行传输，通过插入突发控制字(BurstControl Word)来分离突发数据(Burst Data)，由于突发控制字(Burst Control Word)和是64bit位宽的数据，突发数据(Burst Data)在发送到一定数量之后(在协议中定义为Burst_Max长度)，或者切换不同的发送通道时，需要插入至少一个64bit位宽的突发控制字，因此Interlaken的整体效率也不高。
【发明内容】
[0003]为解决上述技术问题，本发明实施例提供一种串行数据发送方法及装置、串行数据接收方法及装置，能实现高效率、多通道的串行数据传输。
[0004]本发明实施例的技术方案是这样实现的:
[0005]—种串行数据发送方法，包括:
[0006]将待发送数据流进行编码而封装为媒体接入控制(MAC，Media Access Control)数据帧；所述MAC数据帧包括起始标识部分和待发送数据部分；
[0007]在物理端口发送编码后的MAC数据帧，并在所发送的每一 MAC数据帧后形成帧间距，使当前发送的MAC数据帧与下一待发送的MAC数据帧间隔开设定阈值位。
[0008]优选地，所述MAC数据帧还包括:前导码部分、和/或报文头部分、和/或帧检验序列部分。
[0009]优选地，所述起始标识部分的位长为I至8字节；当所述起始标识部分的位长为2以上时，所述起始标识部分包括所述前导码部分。
[0010]优选地，所述报文头部分包括报文的通道号、优先级、协议类型、操作类型、流表信息和带内流控等信息的至少一种；
[0011]所述帧检验序列部分的位长为I至4字节。
[0012]优选地，在线速时，所述帧间距为I至7字节。
[0013]优选地，对待发送数据流进行编码的编码方式为64B/66B编码方式；
[0014]所述帧间距为I至4字节时，在64B/66B编码方式中增设三组控制块编码，为:
[0015]TO Cl C2 C3/S4 D5 D6 D7 ；
[0016]DO Tl C2 C3/S4 D5 D6 D7 ；
[0017]DO Dl T2 C3/S4 D5 D6 D70
[0018]优选地，所述方法还包括:
[0019]发送MAC数据帧为两个以上时，还在帧间距中插入对齐标识，通过所述对齐标识区分不同的MAC数据帧。
[0020]一种串行数据接收方法，包括:
[0021]接收到MAC数据帧后，对所接收的MAC数据帧进行解码，通过所述MAC数据帧的起始标识和帧间距而解析出所述MAC数据帧中的数据。
[0022]优选地，所述方法还包括:
[0023]当接收数据帧为两个以上时，还通过MAC数据帧之间的对齐标识识别不同的MAC数据帧。
[0024]—种串行数据发送装置，包括:编码单元和发送单元，其中:
[0025]编码单元，用于将待发送数据流进行编码而封装为媒体接入控制MAC数据帧；其中，所述MAC数据帧包括起始标识部分和待发送数据部分；
[0026]发送单元，用于在物理端口发送编码后的MAC数据帧，并在所发送的每一 MAC数据帧后形成帧间距，使当前发送的MAC数据帧与下一待发送的MAC数据帧间隔开设定阈值位。
[0027]优选地，所述MAC数据帧还包括:前导码部分、和/或报文头部分、和/或帧检验序列部分；
[0028]所述起始标识部分的位长为I至8字节；当所述起始标识部分的位长为2以上时，所述起始标识部分包括所述前导码部分。
[0029]优选地，所述报文头部分包括报文的通道号、优先级、协议类型、操作类型、流表信息和带内流控的信息的至少一种；
[0030]所述帧检验序列部分的位长为I至4字节。
[0031]优选地，对待发送数据流进行编码的编码方式为64B/66B编码方式；
[0032]所述帧间距为I至4字节时，在64B/66B编码方式中增设三组控制块编码，为:
[0033]TO Cl C2 C3/S4 D5 D6 D7 ；
[0034]DO Tl C2 C3/S4 D5 D6 D7 ；
[0035]DO Dl T2 C3/S4 D5 D6 D7。
[0036]优选地，所述发送单元，还用于在发送数据流的串行通道为两个以上时，在帧间距中插入对齐标识，通过所述对齐标识区分不同的串行通道。
[0037]—种串行数据接收装置，包括:接收单元和解码单元，其中:
[0038]接收单元，用于接收MAC数据帧；
[0039]解码单元，用于对所接收的MAC数据帧进行解码，通过所述MAC数据帧的起始标识和帧间距而解析出所述MAC数据帧中的数据。
[0040]优选地，所述接收单元，还用于在接收数据的串行通道为两个以上时，还通过MAC数据帧之间的对齐标识识别不同串行通道的MAC数据帧。
[0041]本发明实施例中，通过对MAC数据帧进行修改，使其仅承载起始标识信息和待传输数据，大大增加了 MAC数据帧承载有效数据的能力，并通过修改64B/66B编码方式，使帧间距可以达到I字节，从而最大程度地减少了数据传输过程中的开销，提高了传输效率，减少串行通道的数量。本发明实施例的技术方案由于能支持多种速率和多条串行通道的配置，可以灵活的应用在各种芯片互连的传输接口上。
【附图说明】
[0042]图1为串行接口实现芯片间互连示意图；
[0043]图2为本发明实施例的串行数据发送方法的流程图；
[0044]图3为本发明实施例的串行数据接收方法的流程图；
[0045]图4为本发明实施例的数据包传输示意图；
[0046]图5为本发明实施例的MAC数据包结构示意图；
[0047]图6为标准的64B/66B的编码表示意图；
[0048]图7为本发明实施例的新增的3组64B/66B控制块编码示意图；
[0049]图8为本发明实施例的齐标记格式示意图；
[0050]图9为本发明实施例的串行数据发送装置的组成结构示意图；
[0051]图10为本发明实施例的串行数据接收装置的组成结构示意图。
【具体实施方式】
[0052]为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。
[0053]图2为本发明实施例的串行数据发送方法的流程图，如图2所示，本发明实施例的串行数据发送方法包括以下步骤:
[0054]步骤201，将待发送数据流进行编码而封装为媒体接入控制MAC数据帧。
[0055]本发明实施例中，需要对现有的MAC数据帧进行修改，使其仅携带少量的控制信息，以使MAC数据帧中承载更多的有效数据。所述MAC数据帧中可以仅包括起始标识部分和待发送数据部分。
[0056]作为一种实现方式，所述MAC数据帧还可以包括:前导码(Preamble)部分、和/或报文头(Header)部分、和/或帧检验序列(FCS，Frame Check Sequence)部分。
[0057]本发明实施例中，所述起始标识部分的位长为I至8字节；当所述起始标识部分的位长为2以上时，所述起始标识部分包括所述前导码部分。
[0058]本发明实施例中，当MAC数据帧中还包括报文头(Header)部分时，所述报文头部分可以包括报文的通道号、优先级、协议类型、操作类型、流表信息和带内流控等信息的至少一种。
[0059]当MAC数据帧中还包括帧检验序列FCS部分时，所述帧检验序列部分的位长为I至4字节。
[0060]步骤202，在物理端口发送编码后的MAC数据帧，并在所发送的每一 MAC数据帧后形成帧间距，使当前发送的MAC数据帧与下一待发送的MAC数据帧间隔开设定阈值位。
[0061]本发明实施例中，当发送MAC数据帧为两个以上时，还在帧间距中插入对齐标识(Alignment Marker)，通过所述对齐标识区分前后的MAC数据帧。
[0062]本发明实施例中，在线速时，所述帧间距为I至7字节。
[0063]本发明实施例中，对待发送数据流进行编码的编码方式为64B/66B编码方式；当所述帧间距为I至4字节时，在64B/66B编码方式中增设三组控制块编码，为:
[0064]TO Cl C2 C3/S4 D5 D6 D7 ；
[0065]DO Tl C2 C3/S4 D5 D6 D7 ；
[0066]DO Dl T2