C3/S4 D5 D6 D7。
[0067]本发明实施例通过64B/66B编码，将IPG减少到平均8字节，变化范围为5_11字节。通过上述新增的3组64B/66B的编码，可以将IPG可以减少到平均4字节，变化范围为1-7字节。
[0068]图3为本发明实施例的串行数据接收方法的流程图，如图3所示，本发明实施例的串行数据接收方法包括以下步骤:
[0069]步骤301，接收到MAC数据帧。
[0070]通过物理串行接收其他芯片发送的MAC数据帧。
[0071 ] 步骤302，对所接收的MAC数据帧进行解码，通过所述MAC数据帧的起始标识和帧间距而解析出所述MAC数据帧中的数据。
[0072]本发明实施例中，与前述的数据发送方法中的编码方式为64B/66B编码方式对应，解码方式为64B/66B解码方式。并且，当接收MAC数据为两个以上时，还通过MAC数据帧之间的对齐标识识别不同的MAC数据帧。
[0073]当MAC数据帧中携带其他控制信息部分时，需要作对应的解码处理。由于解码过程与前述的编码过程互为逆过程，这里不再赘述其解码细节。
[0074]以下通过具体示例，进一步阐明本发明实施例的技术方案的实质。
[0075]本发明实施例的技术方案具有以下特点:
[0076]在链路层通过定制的附加信息格式，可以支持通道化的报文传输和特定信息的传输，比如报文的优先级，协议类型，操作类型和流表信息等。
[0077]只支持整包传输，减少包分片带来的组包处理，简化设计。
[0078]在物理层基于修改的64B/66B编码方式，实现4字节平均帧间距，提高传输效率。
[0079]灵活的带宽支持，可以支持多种串行通道速率和多条串行通道配置。在多条串行通道的设计中，通过周期性插入对齐标记(Alignment Marker)来实现多通道对齐和通道误码状况监控。
[0080]图4为本发明实施例的数据包传输示意图，如图4所示，本发明实施例主要在链路层和物理层上实现，链路层基于以太网MAC帧格式，实现定制化的报文格式。物理层基于以太网的64B/66B编解码和加解扰，并对64B/66B编解码进行修改，支持更小的IPG。在物理层通过周期性插入对齐标记(Alignment Marker)实现多通道的对齐机制和通道信号状况的监控。
[0081]通过上述机制，相对于1G XFI/SFI，HiGig和Interlaken等接口，本发明实施例的技术方案优化了帧格式，支持大量的定制的功能，比如支持通道化和定制报文头信息。通过修改64B/66B编解码，最大的减少了数据传输过程中的开销，提高了传输效率，减少串行通道的数量。由于能支持多种速率和多条串行通道的配置，可以灵活的应用在各种芯片互连的传输接口上。
[0082]图5为本发明实施例的MAC数据帧的结构示意图，如图5所示，本发明实施例需在链路层修改MAC数据帧的帧格式。在以太网MAC的帧格式中，Preamble和SFD是固定的8字节，是用于定位帧的起始标记，并不包含有效的净荷信息。本发明实施例对Preamble和SFD进行精简，通过一个起始标记替代Preamble和SFD，用于标识帧的起始位置。FCS校验是对完整的二层数据帧进行校验，在整个报文数据的传输过程中，在链路层之下的物理层64B/66B编码是有一定的纠错功能，在链路层之上的网络层、传输层和应用层协议大部分都有相应的校验手段，所以根据实际串行通道的信号完整性情况，FCS校验作为可选，或者采用小于4字节的FCS校验，提高传输效率。
[0083]本发明实施例的MAC数据帧经过精简后，包括以下几部分:
[0084]起始标记，为1-8个字节。如果为8字节时，则为标准的Preamble和SFD，与现有的MAC数据帧相同；如果为I个字节，则只有一个Start字节，表示报文的起始。
[0085]报文头(Header)信息，可选项，根据不同的协议和应用来配置长度和格式。长度固定或者可变长度，可以带通道号，优先级，协议类型，操作类型，流表信息和带内流控等信息。
[0086]优化的数据报文(Optimize Packet Data)，传输数据报文内容，对有些协议可以做一些优化，比如PPP协议，可以裁减PPP报文的Address和Control字段。
[0087]FCS帧校验，可选项，长度可以为0-4字节。当为4字节时，即802.3规范中的FCS校验。如果为O字节时，则不带FCS帧校验。
[0088]本发明实施例通过精简标准的MAC数据帧格式，可以支持通道化和定制的头信息，提尚传输效率。
[0089]本发明实施例，还在物理层的物理编码子层(PCS，Physical Coding Sublayer)编码时减少帧间距(IPG)。根据IEEE 802.3规范，前后两MAC数据之间填充IPG，在线速情况下IPG是根据DIC算法实现平均值为12字节，变化范围为9-15个字节。本发明实施例为了提高报文传输效率，在兼容64B/66B编码的情况下，将IPG减少到平均8字节，变化范围为5-11字节。
[0090]并且，本发明实施例通过新增3组64B/66B的编码，可以将IPG减少到平均4字节，变化范围为1-7字节。
[0091 ] 标准的64B/66B的编码表如图6所示，从编码表中可以看出，由于以太网规范中Start控制字是需要对齐到IaneO或lane4，所以Start只出现在SO和S4两个位置。Terminal可能出现在任意位置，即T0-T7中的任意一个。由于标准的MAC帧格式中，IPG范围为9-15，不会出现Start和Terminal在同一个控制块编码(Control Block)的情况。但本发明实施例中，如果需要支持IPG = 4个字节的话，IPG的变化范围是1-7个字节，可能会出现Start和Terminal在同一个控制块(Control Block)的情况，为了规避这一问题，可以在64B/66B编码表中新增3组控制块编码(Control Block):
[0092]TO Cl C2 C3/S4 D5 D6 D7 ；
[0093]DO Tl C2 C3/S4 D5 D6 D7 ；
[0094]DO Dl T2 C3/S4 D5 D6 D7。
[0095]编码格式如图7所示，通过新增64B/66B控制块编码(Control Block)后，帧间距可以减少到平均4字节，进一步提高了本发明实施例的数据传输效率。
[0096]本发明实施例还可以灵活地支持串行通道带宽和串行通道数量配置。在实际应用中，为了传输各种不同带宽的数据，可以配置不同的串行通道速率，也可以配置多条串行通道进行数据传输。为了支持多条通道传输数据，通过在发送侧周期性插入对齐标记(Alignment Marker)，接收方向在可以根据对齐标记(Alignment Marker)标记来对齐各条通道。对齐标记(Alignment Marker)是在IEEE 802.3ba规范中引入的，用于40G/100G以太网的多条串行通道的排序，接收端对齐和PCS层的BIP校验，其格式如图8所示。在本发明实施例中，由于是系统内部的互连接口，所以为了简化设计，不需要对串行通道进行排序，仅用于接收侧的对齐和BIP校验。通过计算本条通道的PCS编码的BIP校验，可以实时监控该串行通道的误码状况。
[0097]对于单条串行通道，接收侧不需要多通道的对齐，为了提高传输效率，插入对齐标记(Alignment Marker)作为可选项来支持。
[0098]本发明实施例的技术方案，通过上述实现机制，相对于1G XFI/SFI，HiGig和Interlaken等协议接口，优化了帧格式，支持通道化和定制报文头信息，可以应用在多端口汇聚的应用上，比如10个GE 口在物理层汇聚后，通过I条10.3125G的串行通道，送给报文处理芯片进行业务处理。为了携带报文头信息给报文处理芯片，可以通过本发明实施例的技术方案，在保持串行通道数量不变的基础上，减少了数据传输过程中的开销，提高了数据传输效率。比如单端口的1G POS接口，在1G XFI/SFI，HiGig或者Interlaken接口，都需要2条及以上的串行通道进行线速传输，根据本发明的方案，通过定制报文头格式，优化报文内容，可以支持1G POS在I条10.3125G速率的串行通道上的传输，并达到40字节以上的线速要求。另外由于能支持多种速率和多条通道的配置，也可以广泛的应用于各种芯片互连的传输接口上。
[0099]图9为本发明实施例的串行数据发送装置的组成结构示意图，如图9所示，本示例的串行数据发送装置包括编码单元90和发送单元91，其中:
[0100]编码单元90，用于将待发送数据流进行编码而封装为媒体接入控制MAC数据帧；
[0101]本发明实施例中，需要对现有的MAC数据帧进行修改，使其仅携带少量的控制信息，以使MAC数据帧中承载更多的有效数据。所述MAC数据帧中可以仅包括起始标识部分和待发送数据部分。
[0102]作为一种实现方式，所述MAC数据帧还可以包括:前导码(Preamble)部分、和/或报文头(Header)部分、和/或帧检验序列(FCS，Frame Check Sequence)部分。
[0103]本发明实施例中，所述起始标识部分的位长为I至8字节；当所述起始标识部分的位长为I以上时，所述起始标识部分包括所述前导码部分。
[0104]本发明实施例中，当MAC数据帧中还包括报文头(Header)部分时，所述报文头部分可以包括报文的通道号、优先级、协议类型、操作类型、流表信息和带内流控的信息的至少一种。
[0105]当MAC数据帧中还包括帧检验序列FCS部分时，所述帧检验序列部分的位长为I至4字节。