专利名称：一种低相位噪声锁相倍频器的制作方法
技术领域：
本实用新型涉及一种低相位噪声锁相倍频器，属于电子信息科学中时间频率同步 技术领域，具体涉及原子钟的高稳定度频率信号到传输射频信号的转换。
背景技术：
在电子信息科学中时间频率同步技术领域，需要将原子钟产生的高稳定度标准 频率和时间信号通过无线电波、电缆、光缆等传输路径传递给用户，传输载波频率
一般都工作在高频频段上。而一般原子钟通常提供的频率信号为10MHz，为了提 高频率时间传输精度，需要将原子钟的标准频率倍频到高频上，并能保证低的相位 噪声。因此，低相位噪声锁相倍频器，能进行时间传输的射频载波相位调制，提高 传输时间频率的精度。 发明内容
要解决的技术问题
为了避免现有技术的不足之处，本实用新型提出一种低相位噪声锁相倍频器，是 一种电路合理、相位噪声低、可移植性好的锁相倍频器。 技术方案
本实用新型的技术特征在于包括信号处理电路、数字环路锁相电路、有源低通滤 波器、低噪声压控晶体振荡器、放大整形电路、输出驱动电路、低噪声压控晶体振 荡器、单片机系统和232接口；信号处理电路的输出端接数字环路锁相电路，232接 口接单片机系统，数字环路锁相电路的输出端接有源低通滤波器，有源滤波器的输出 端接低噪声晶体振荡器，低噪声晶体振荡器的输出端接放大整形电路，放大整形电路
输出端接环路锁相电路，环路锁相电路输出端接输出驱动电路。有益效果
本实用新型提出的低相位噪声锁相倍频器，首先将原子钟输入标准频率信号进 行放大整形，变成数字信号，输入到可编程数字环路锁相电路。可编程数字环路锁 相电路中，与低噪声压控晶体振荡器来的高频信号进行鉴相，输出相位误差信号， 相位误差信号经有源低通滤波器，去控制低噪声压控晶体振荡器。是一种电路合理、 相位噪声低、可移植性好的锁相倍频器。
图l:是本实用新型的原理方框图
图2:是本实用新型一个实施例的电子线路原理图具体实施方式
现结合实施例、附图对本实用新型作进一步描述-
图1是本实用新型的电气原理方框图，参见图1。在图1中，本实用新型是由信 号处理电路、数字环路锁相电路、有源低通滤波器、低噪声晶体振荡器、放大整形电
路、输出驱动电路连接构成、单片机系统、232接口。
信号处理电路的输出端接数字环路锁相电路，232接口接单片机系统，数字环路 锁相电路的输出端接有源低通滤波器，有源滤波器的输出端接低噪声晶体振荡器，低 噪声晶体振荡器的输出端接放大整形电路，放大整形电路输出端接环路锁相电路，环
路锁相电路输出端接输出驱动电路。
在图2中，本实施例的信号处理电路由连接器P1、集成电路U2、电阻R1-R6、 电容C1-C4、电感L1连接构成，集成电路U2的型号为LMH6624。输入10MHz频率 信号由连接器P1输入，连接器P1的一端接R1和C1、连接器另一端接地，R1另一端 接地。Cl另一端接R2、 R3和U2的3脚'R2另一端接地，R3另一端接Ll、 C3和U2的7脚，Ll另一端接+3.3V电源，C3另一端接地。U2的2脚接R4和R5, R4另 一端接C2, C2另一端接地，R5另一端接U2的6脚。U2的4脚接地。U2的4脚U2 的4脚C4, C4另一端接R6、 R7和Ul的37脚。
本实施例的数字环路锁相电路由U1、 R9和LD连接构成，集成电路U1的型号 为CDC7005。集成电路Ul的37脚接R6、 R7和C3，集成电路Ul的1脚接U4的8 脚，Ul的14脚接U4的17脚。Ul的2、 5、 6、 8、 10、 13、 15、 18、 19、 20、 21、 27、 30、 32、 38、 39、 41、 44、 45、 48脚接+3.3V电源，Ul的24脚接地，Ul的25 脚接R9, R9的另一端接LD，LD的另一端接地。Ul的33脚接U4的23脚，Ul的35 脚接U4的25脚，U1的36脚接U4的22脚。U1的31脚接R10、 C13， C13的另 一端接地。Ul的42脚接R26和R27， R26另一端接地，R27另一端接+3.3V电源。 Ul的43脚接R19和R20， R19的另一端接地，R20的另一端接+3.3V电源。Ul的 46脚接R28和C24， R28另一端接地，Ul的47脚接R29和C25， R29另一端接地。
本实施例的有源低通滤波器由集成电路U5、电阻R10-R14、电容C13-C17连接 构成，集成电路U5的型号为OPA350。集成电路U1的31脚来的信号接R10和C13， C13的另一端接U5的2月却禾口 C15、 C16, C15另一端接U5的6胆P、 R13和R14, C16 的另一端接R13的另一端，R14的另一端接VCO和C17,C17的另一端接地。集成电 路U5的3脚接Rll 、 R12和C14， Rll的另一端接+3.3V电源,R12和C14的另一端接 地。U5的4脚接地。
本实施例的低噪声晶体振荡器型号为OXLN50D-S-JP-V 100M。其1脚接R14和 C17,4脚接地，3脚接+15V电源，2脚接C18输出。
本实施例的放大整形电路由集成电路U6、 U7、电阻R15-R27、电容C18-C23及 L4连接构成，集成电路U6、 U7的型号为AD8048。电容C18的一端接VCO的2脚，另一端接R15、 R16和R17， R15另一端接地，R16另一端接U6的7脚、C19和L4， C19另一端接地，L4另一端接+3.3V电源，R17另一端接U6的3脚。集成电路U6的 2脚接R18和R22， R18的另一端接U6的6脚、R21和C20， C20的另一端接R19、 R29和Ul的43脚。电阻R21的另一端接U7的2脚和R23， R23的另一端接U7的6 脚、C23和R22的另一端。集成电路U7的2脚接R24、 R25和C22， R24的另一端接 十3.3V电源，R25和C22的另一端接地。电容C23的另一端接R26、 R27和Ul的42 脚。
.本实施例的输出驱动电路由集成电路U8、 U9、电阻R28-R36、电容C24-C28、 L2、 L3及连接器P2连接构成，集成电路U8、 U9的型号为AD8048。集成电路U1的 46脚接R28和C24, R28的另一端接地，C24的另一端接R30, R30的另一端接U8的 3脚、R31和R33,R31的另一端接地。集成电路Ul的47脚接R29和C25, R29的另 一端接地，C25的另一端接R32， R32的另一端接U8的2脚和R34。U8的7脚接C26、 L2和R33另一端，C26的另一端接地，L2另一端接+3.3V电源。U8的4脚接地。U8 的4脚接R35和R34的另一端，R35的另一端接U9的2脚和R36。 U9的3脚接R38、 R37和C24， R37和C24的另一端接地，R38的另一端接U9的7脚、C27和L3， C27 的另一端接地，L3的另一端接+3.3V电源。U9的6脚接C28和R36的另一端，C28 的另一端接连接器P2，接连接器P2的另一端接地。
本实施例的单片机系统由集成电路U4、 R8、 Cll、 C12、按钮Sl、晶体振荡器 m连接构成，集成电路U4是单片机型号为STC12LE5412。集成电路U4的3脚接 R8、 C10和Sl， R8的另一端接地，C10和Sl的另一端接+3.3V电源。集成电路U4 的4脚接集成电路U3的7脚，U4的5脚接U3的8脚。集成电路U4的8脚接集成 电路Ul的1脚，U4的17脚接Ul的14脚'U4的22脚接Ul的36脚，U4的23脚接Ul的33脚，U4的25脚接Ul的35脚。集成电路U4的28脚接+3.3V电源，U4 的14脚接地。
本实施例的232接口由集成电路U3、 C5-C9和插座Jl连接构成，集成电路U3 型号为MAX3232，集成电路U3的13脚接Jl的1胆[I， U3的14脚接Jl的2脚，Jl 的3脚接地。集成电路U3的16脚接+3.3V电源和C5， C5的另一端接地。U3的10 和11脚连接，1和3脚连接C6的两端，2脚接C8到地，6脚接C9到地，15脚接地， 4和5脚接C7的两端。U3的8脚接U4的5胆P， U3的7脚接U4的4脚。
权利要求1.一种低相位噪声锁相倍频器，其特征在于包括信号处理电路、数字环路锁相电路、有源低通滤波器、低噪声压控晶体振荡器、放大整形电路、输出驱动电路、低噪声压控晶体振荡器、单片机系统和232接口；信号处理电路的输出端接数字环路锁相电路，232接口接单片机系统，数字环路锁相电路的输出端接有源低通滤波器，有源滤波器的输出端接低噪声晶体振荡器，低噪声晶体振荡器的输出端接放大整形电路，放大整形电路输出端接环路锁相电路，环路锁相电路输出端接输出驱动电路。
专利摘要本实用新型涉及一种低相位噪声锁相倍频器，技术特征在于包括信号处理电路、数字环路锁相电路、有源低通滤波器、低噪声压控晶体振荡器、放大整形电路、输出驱动电路、低噪声压控晶体振荡器、单片机系统和232接口；信号处理电路的输出端接数字环路锁相电路，232接口接单片机系统，数字环路锁相电路的输出端接有源低通滤波器，有源滤波器的输出端接低噪声晶体振荡器，低噪声晶体振荡器的输出端接放大整形电路，放大整形电路输出端接环路锁相电路，环路锁相电路输出端接输出驱动电路。是一种电路合理、相位噪声低、可移植性好的锁相倍频器。
文档编号H03L7/085GK201374689SQ2009200322
公开日2009年12月30日 申请日期2009年3月17日 优先权日2009年3月17日
发明者张健康, 张首刚, 李立中, 梁双有 申请人:中国科学院国家授时中心