一种低相位噪声lc-vco的制作方法
【专利摘要】本发明公开了一种低相位噪声LC-VCO，所述一种低相位噪声LC-VCO包括PMOS管Mp1、Mp2、Mp3、Mp4；NMOS管Mn1、Mn2；固定电容C1、C2、Cc1、Cc2；可变电容Cvar1、Cvar2；两端电感ind；电阻R1、R2。本发明通过固定电容Cc1、Cc2将震荡电压波形耦合到并联的尾电流源的PMOS管的栅极上，采用尾电流源动态切换技术，减小了交叉耦合负阻MOS管的电流波形占空比，而且减少了尾电流源MOS管陷阱的产生，从而降低LC-VCO的相位噪声；另外，本发明将交叉耦合负阻PMOS的衬底接到地，从而降低了交叉耦合PMOS的阈值电压，使得负阻提供的电流增大，LC-VCO的相位噪声降低。
【专利说明】-种低相位噪声LC-VCO
【技术领域】
[0001] 本发明涉及电感电容压控振荡器【技术领域】，更具体涉及一种低相位噪声LC-VC0。
【背景技术】
[0002] 电感电容压控振荡器作为高频信号产生模块，通常为其它电路提供一定频率的低 抖动时钟。随着通信速率的不断提高，对LC-VC0的频率要求也越来越高，而且，在高频下对 振荡器的相位噪声要求也越来越严格。
[0003] LC-VC0的振荡核心是并联的电容电感，而由于电感和电容都有损耗，因此在振荡 过程中需要外界不断提供振荡所需的能量。通常情况下，利用交叉耦合的M0S管形成负阻， 就可以为LC Tank提供能量。传统的电路结构如图1所示，交叉耦合的负阻在导通时，M0S 管会有噪声叠加在导通电流上，并将噪声电流传递到LC Tank中，从而影响振荡波形的频谱 纯度。由于交叉耦合负阻中的两个M0S管是交替导通的，它们导通电流波形也呈现一定周 期的变化，而噪声是在电流不为〇时引入的。另外，尾电流源在工作时也会由于陷阱的产生 给LC Tank引入噪声。
【发明内容】
[0004] (一）要解决的技术问题
[0005] 本发明要解决的技术问题是如何在不改变电源电压情况下降低LC-VC0的相位噪 声。
[0006] (二）技术方案
[0007] 为了解决上述技术问题，本发明提供了一种低相位噪声LC-VC0,所述一种低相位 噪声 LC-VC0 包括 PM0S 管 1^1、]\^2、]\^3、]\^4;匪05管血1、]\1112;固定电容(：1、〇2、(^1、(^2 ; 可变电容Cvarl、Cvar2 ;两端电感ind ;电阻Rl、R2 ;
[0008] 所述可变电容Cvarl、Cvar2的阳极均连接电容调节电压Vtune，所述固定电容C1 连接在所述Cvarl的阴极与输出节点VC0P之间；所述固定电容C2连接在所述Cvar2的阴 极与输出节点VC0N之间；所述两端电容ind连接在所述VC0P和VC0N之间；所述两端电容 ind、可变电容Cvarl、Cvar2、固定电容C1、C2构成基本LCTank ;
[0009] 所述Mpl和所述Mp2交叉稱合形成负阻，所述Mpl的栅极连接所述Mp2的漏极，所 述Mpl的漏极连接所述MP2的栅极；所述Mpl的源极和所述Mp2的源极均与所述Mp3的漏 极、所述Mp4的漏极连接；所述Mpl的漏极连接所述输出节点VC0P ;所述Mp2的漏极连接所 述输出节点VC0N ;所述Mpl、Mp2的衬底均接地；
[0010] 所述Mnl与所述Mn2交叉稱合形成负阻，所述Mnl的栅极连接所述Mn2的漏极；所 述Mnl的漏极连接所述Mn2的栅极；所述Mnl的漏极连接所述VC0P ;所述Mn2的漏极连接 所述VC0N ;所述Mnl源极、Mnl的衬底、Mn2的源极、Mn2的衬底均接地；
[0011] 所述Cel连接在所述VC0P和所述Mp3的栅极之间，所述Cc2连接在所述VC0N和 所述Mp4之间；
[0012] 所述Mp3的源极、Mp4的源极、Mp3的衬底、Mp4的衬底均与电源Vdd相连；所述 Mp3的栅极连接所述电阻R1的一端，所述电阻R1的另一端连接尾电流源偏置电压Vbias， 所述电阻R2的一端连接所述Mp4的栅极，所述电阻R2的另一端连接所述尾电流源偏置电 压 Vbias。
[0013] 优选地，所述固定电容Cl和C2的电容大小相等。
[0014] 优选地，所述可变电容Cvarl、Cvar2的尺寸相同。
[0015] (三）有益效果
[0016] 本发明提供了一种低相位噪声LC-VC0,本发明采用尾电流源动态切换技术，减小 了交叉耦合负阻M0S管的电流波形占空比，而且减少了尾电流源M0S管陷阱的产生，从而降 低LC-VC0的相位噪声；另外，本发明将交叉耦合负阻PM0S的衬底接到地，从而降低了交叉 耦合PM0S的阈值电压，使得负阻提供的电流增大，LC-VC0的相位噪声降低。
【专利附图】
【附图说明】
[0017] 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现 有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本 发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以 根据这些附图获得其他的附图。
[0018] 图1为传统LC-VC0的电路图；
[0019] 图2为本发明的一个较佳实施例的一种低相位噪声LC-VC0的电路图；
[0020] 图3a为传统LC-VC0在振荡频率为5GHz时的相位噪声仿真结果示意图；
[0021] 图3b为只采用本发明提出的尾电流源动态切换技术的电路在振荡频率为5GHz时 的相位噪声仿真结果示意图；
[0022] 图3c为本发明的一种低相位噪声LC-VC0在在振荡频率为5GHz时的相位噪声仿 真结果示意图。
【具体实施方式】
[0023] 下面结合附图和实施例对本发明作进一步详细描述。以下实施例用于说明本发 明，但不能用来限制本发明的范围。
[0024] 图2为本发明的一个较佳实施例的一种低相位噪声LC-VC0的电路图；所述一种低 相位噪声 LC-VC0 包括 PM0S 管 Mp 1、Mp2、Mp3、Mp4 ;NM0S 管 Mnl、Mn2 ;固定电容 Cl、C2、Cc 1、 Cc2 ;可变电容Cvarl、Cvar2 ;两端电感ind ;电阻Rl、R2 ;
[0025] 所述可变电容Cvarl、Cvar2的阳极均连接电容调节电压Vtune，所述固定电容Cl 连接在所述Cvarl的阴极与输出节点VC0P之间；所述固定电容C2连接在所述Cvar2的阴 极与输出节点VC0N之间；所述两端电容ind连接在所述VC0P和VC0N之间；所述两端电容 ind、可变电容Cvarl、Cvar2、固定电容Cl、C2构成基本LC Tank ;
[0026] 所述Mpl和所述Mp2交叉稱合形成负阻，所述Mpl的栅极连接所述Mp2的漏极，所 述Mpl的漏极连接所述MP2的栅极；所述Mpl的源极和所述Mp2的源极均与所述Mp3的漏 极、所述Mp4的漏极连接；所述Mpl的漏极连接所述输出节点VC0P ;所述Mp2的漏极连接所 述输出节点VC0N ;所述Mpl、Mp2的衬底均接地；
[0027] 所述Mnl与所述Mn2交叉耦合形成负阻，所述Mnl的栅极连接所述Mn2的漏极；所 述Mnl的漏极连接所述Mn2的栅极；所述Mnl的漏极连接所述VC0P ;所述Mn2的漏极连接 所述VC0N ;所述Mnl源极、Mnl的衬底、Mn2的源极、Mn2的衬底均接地；
[0028] 所述Cel连接在所述VC0P和所述Mp3的栅极之间，所述Cc2连接在所述VC0N和所 述Mp4之间；所述Mp3的源极、Mp4的源极、Mp3的衬底、Mp4的衬底均与电源Vdd相连；所述 Mp3的栅极连接所述电阻R1的一端，所述电阻R1的另一端连接尾电流源偏置电压Vbias， 所述电阻R2的一端连接所述Mp4的栅极，所述电阻R2的另一端连接所述尾电流源偏置电 压 Vbias。
[0029] 上述固定电容Cl和C2的电容大小相等。上述可变电容Cvarl、Cvar2的尺寸相 同。
[0030] 本发明所提出的尾电流源切换技术，即通过所述固定电容Cel和Cc2将所述基本 LC Tank耦合到两个并联的尾电流源M0S管（Mp3和Mp4)的栅极，所述Mp3和Mp4的栅源电 压可以表示为：
[0031] ^53^4 = '^5 + Acosimt + φ) ( J }
[0032] 其中，Vgs为Mp3和Mp4的直流栅源电压，等于Vbias-Vdd，Vbias为尾电流源栅极 偏置电压，A表示LC-VC0差分振荡信号，即VC0P和VC0N通过电容Cc 1和Cc2耦合到Mp3和 Mp4栅极上的幅度，ω表示LC-VC0的角频率，資表示相移。由公式（1)可以计算出通过尾 电流源总电流的大小，表示如下：
[0033] hau = β?Φ^Ι - 1? D2 + ^2^(cof + φ)]
[0034] 其中，β是导电因子，Vth是阈值电压。从表达式可以看出，总的尾电流源流过电 流大小在本来偏置β [(|vgs|-|vth|)2]的基础上增加了一部分，即.沒[il 2cos2(ctJt + ^)]， 可以看出，增加的部分与振荡频率是余弦函数的平方关系。那么，在LC-VC0的差分电压波 形相交处，正好C〇s〇f +史）=0 ,所以，此时Itail = β [(|vgsHvth|)2],即在LC-VC0的 差分电压波形相交处流过尾电流源电流的大小最小，即流过交叉耦合PM0S管Mpl和Mp2的 电流最小，则表明流过Mpl和Mp2的电流占空比减小，这样有助于减小交叉耦合PM0S管带 来的相位噪声。而且，在LC-VC0的差分电压波形相交处，压控振荡器最容易受到噪声干扰， 而本发明提出的方案能有效减小此时的电流，从而减小噪声。另外，相对于传统的固定偏置 尾电流源，本发明所提出的方案中采用了交替导通的两个尾电流源，因此，可以减少偏置电 压引起的陷阱产生，从而降低尾电流源带来的闪烁噪声。
[0035] 如果能提高交叉耦合负阻提供给LC Tank振荡所需的能量，则LC-VC0的相位噪声 能有效降低。在本发明所提出的方案中，对于单N阱CMOS工艺，由于PM0S是做在N阱里， 因此可以对每个PM0S单独施加衬底电压。本发明中将交叉耦合的PM0S管Mpl和Mp2的衬 底接到地，从而降低了 Mpl和Mp2的阈值电压，因此，交叉耦合PM0S负阻可以为LC Tank提 供更大的能量，从而降低LC-VC0的相位噪声。
[0036] 本发明的一种低相位噪声LC-VC0的仿真结果及分析。
[0037] 利用SPECTRE对上面的电路进行仿真，该仿真实验基于SMIC65nm CMOS工艺，电源 电压1. 2V。
[0038] 对于图1中的传统结构，电路振荡在5GHz时，频偏1MHz处的相位噪声 为-106. 6dBc/Hz，如图3a所示，采用了本发明中提出的尾电流源动态切换技术后，振荡在 5GHz时，频偏1MHz处的相位噪声为-112dBc/Hz，如图3b所示，相对于图1所示的传统结构， 相位噪声降低了 5. 4dB。
[0039] 图2为本发明的一个较佳实施例的一种低相位噪声LC-VC0的电路图；其中采用 了尾电流源动态切换技术和交叉耦合PM0S管衬底接地方法，对图2进行仿真，电路工作在 5GHz时，频偏1MHz处的相位噪声为-116. 8dBc/Hz，如图3c所示，相对于只采用尾电流源动 态切换技术，相位噪声降低了 4. 8dB，即说明了将交叉耦合负阻PM0S管的衬底接地后，相位 噪声降低了 4. 8dB。
[0040] 综上所述，本发明的一种低相位噪声LC-VC0的结构，采用了尾电流源动态切换技 术，可以减小交叉耦合负阻PM0S的电流波形占空比，并减少尾电流源M0S管陷阱的产生，从 而有效降低LC-VC0的相位噪声。另外，本发明方案中将交叉耦合PM0S的衬底接地，减小了 PM0S管阈值电压，增大了交叉耦合负阻提供给LC Tank的能量，从而降低了 LC-VC0的相位 噪声。
[0041] 以上实施方式仅用于说明本发明，而非对本发明的限制。尽管参照实施例对本发 明进行了详细说明，本领域的普通技术人员应当理解，对本发明的技术方案进行各种组合、 修改或者等同替换，都不脱离本发明技术方案的精神和范围，均应涵盖在本发明的权利要 求范围当中。
【权利要求】
1. 一种低相位噪声LC-VCO,其特征在于，所述一种低相位噪声LC-VCO包括PMOS管 1^1、]\^2、]\^3、]\^4 ;匪05管血1、]\1112;固定电容(：1、〇2、（^1、（^2;可变电容〇&1'1、〇&『2 ; 两端电感ind ;电阻R1、R2 ; 所述可变电容Cvarl、Cvar2的阳极均连接电容调节电压Vtune，所述固定电容Cl连接 在所述Cvarl的阴极与输出节点VC0P之间；所述固定电容C2连接在所述Cvar2的阴极与 输出节点VC0N之间；所述两端电容ind连接在所述VC0P和VC0N之间；所述两端电容ind、 可变电容Cvarl、Cvar2、固定电容C1、C2构成基本LCTank ; 所述Mpl和所述Mp2交叉稱合形成负阻，所述Mpl的栅极连接所述Mp2的漏极，所述 Mpl的漏极连接所述MP2的栅极；所述Mpl的源极和所述Mp2的源极均与所述Mp3的漏极、 所述Mp4的漏极连接；所述Mpl的漏极连接所述输出节点VC0P ;所述Mp2的漏极连接所述 输出节点VC0N ;所述Mpl、Mp2的衬底均接地； 所述Mnl与所述Mn2交叉耦合形成负阻，所述Mnl的栅极连接所述Mn2的漏极；所述 Mnl的漏极连接所述Mn2的栅极；所述Mnl的漏极连接所述VC0P ;所述Mn2的漏极连接所述 VC0N ;所述Mnl源极、Mnl的衬底、Mn2的源极、Mn2的衬底均接地； 所述Cel连接在所述VC0P和所述Mp3的栅极之间，所述Cc2连接在所述VC0N和所述 Mp4之间； 所述Mp3的源极、Mp4的源极、Mp3的衬底、Mp4的衬底均与电源Vdd相连；所述Mp3的栅 极连接所述电阻R1的一端，所述电阻R1的另一端连接尾电流源偏置电压Vbias，所述电阻 R2的一端连接所述Mp4的栅极，所述电阻R2的另一端连接所述尾电流源偏置电压Vbias。
2. 根据权利要求1所述的一种低相位噪声LC-VC0,其特征在于，所述固定电容Cl和C2 的电容大小相等。
3. 根据权利要求1所述的一种低相位噪声LC-VC0,其特征在于，所述可变电容Cvarl、 Cvar2的尺寸相同。
【文档编号】H03L7/099GK104052472SQ201410256146
【公开日】2014年9月17日 申请日期:2014年6月10日 优先权日:2014年6月10日
【发明者】王源, 甘善良, 贾嵩, 张钢刚, 张兴 申请人:北京大学