专利名称：一种基于双核处理器的电子耳蜗体外语音处理器的制作方法
技术领域：
本发明属于电子学、计算机和信号处理技术领域，特别涉及一种电子耳蜗植入术 中的体外语音处理器装置。
背景技术：
人的听力系统包括外耳、中耳、内耳、听神经系统以及大脑皮层的语言中枢。研究 表明，多数全聋患者的病变主要位于内耳毛细胞。毛细胞是听觉的感受器，它与基底膜结合 将声音的机械振动转变为神经发放，传至大脑。毛细胞的损伤或先天性发育不全将导致声 音传递通路在耳蜗内中断，声音信息无法转换为神经发放信息传递给大脑皮层语言中枢， 使患者失去听觉。但同时，耳聋患者耳蜗内一般都残存一定数量的听觉神经。当用微弱的电 流脉冲刺激听觉神经时，可以诱发听神经产生兴奋，该兴奋沿着听觉通路传递至大脑，使耳 聋患者恢复部分听觉。电刺激听神经人工耳蜗，即电子耳蜗，正是基于上述原理，通过将声 音信号转换成微弱的电流脉冲刺激聋人耳蜗内残存的听神经，模仿外周听觉系统的功能， 使患者产生与正常人耳相似的神经发放。一个完整的电子耳蜗设备一般由体内植入部件和体外装置两部分组成，也可以按 功能分为体外的语音处理模块、体内的刺激电路模块以及将前两个模块连接起来的无线传 输模块。其中，语音处理模块是一个数字处理平台，由电池供电，体积很小以便于患者随身 佩带，它能对采集的数字信号施加不同的算法，对其进行预处理之后重新编码；无线传输模 块包括调制电路、体外和体内线圈、解调电路以及能量转换电路；体内的刺激电路模块则由 刺激电路和一组细长的白金电极组组成。我国的电子耳蜗硬件平台研究工作始于1979年，由北京协和医院在国内率先开 始研制单通道的电子耳蜗。近几年来，国内也有少量相关专利。由王旭、万晓颖发明，于 2005年03月23日公开的发明专利谐波同步型电子耳蜗(专利申请号CN200410021564. X)，由体外和体内两部分组成，体外部分包括语音信号输入单元、语音信号处理模块、发射 模块，体内部分包括接收单元、刺激器和刺激电极；该电子耳蜗利用听觉特性和耳蜗听觉细 胞的工作原理，对语音信号采用谐振频谱分析的算法进行分频处理，然后将每个通道的谐 波信号转化为与谐波同步、且脉冲宽度与谐波幅度成正比的脉冲信号，并根据大脑皮层对 耳蜗电刺激响应的规律构成编码，以减少刺激脉冲的数量。但是，该专利硬件电路功能简 单，语音处理算法单一，不能根据电子耳蜗植入者的个体情况进行灵活的选择和配置，难以 满足对电子耳蜗体外语音处理器进行算法研究和临床试验的需求。由王晶发明的实用新 型专利外耳道式微型人工电子耳蜗(专利申请号CN 01243972. X)，完全佩带于患者耳甲腔 内，在人工耳蜗外壳中，驻极体话筒、数字集成电路模块、刺激电极顺序连接，其外表面有金 属“钼”电镀而成的参考电极和I-N个刺激电极，数字集成电路模块由声码处理器、解调器 电路集成；声音通过数字集成电路模块的声码处理器识别和分解成不同频率的数字信号， 解调器将声音信号转换为直流电刺激信号，分别刺激不同频率范围的听觉神经，使耳聋患 者产生听觉。但是，该专利将语音采集、处理、刺激电路和刺激电极合为一体，植入后不便于
4取下，在更换电池、修改语音处理程序等方面都有困难，难以满足对电子耳蜗体外语音处理 器的实用需求。与之前的专利相比，本发明克服了已有技术的不足之处，在对上述系统的硬件与 软件进行技术革新改造的基础上，采用目前最新的电子电路技术，使精度和可靠性大大提 高，而且系统软件更加完整、灵活，从而使整个系统的功能更加完善。
发明内容
本发明的目的在于实现一种基于双核处理器的电子耳蜗体外语音处理器，包括由 语音采集单元、算法处理和编码、无线发送模块以及其他辅助模块构成的系统硬件，包括语 音处理算法和管理其他模块的系统软件。该语音处理器以TI低功耗DSP+ARM双核处理器 0MAP-L137为核心处理器单元，它能实时采集语音信号，并经过电子耳蜗语音信号处理算法 处理，然后根据刺激模式形成相应的刺激脉冲参数帧序列，发送到无线传输模块。各部分连 接关系如图1所示。—种基于双核处理器的电子耳蜗体外语音处理器，其特征在于，含有核心处理器 单元、音频单元、无线发射单元、存储单元以及电源管理单元，其中核心处理器单元，含有核心处理器和保护电路，其中核心处理器，是一片包含TMS320C674x 浮点DSP和ARM926EJ-StmRISC MPU的双核 处理器 0MAP-L137,设有McASP 接口、I2C 接口、EMIFA 接 口、EMIFB 接 口、MMCSD 接 口、USBO 接口、SPI接口、UART接口、EMAC接口以及JTAG接口，其中McASP接口，与所述音频单元中的音频编解码器TLV320AIC3106互连，进行音频数 据传输；I2C接口有两个，分别向所述音频编解码器TLV320AIC3106和所述电源管理单元 中的电源管理芯片TPS65023输出控制信号；EMIFA接口，与所述存储单元中的NAND Flash互连，以扩展出128MByte代码和数 据的非易失性存储空间；EMIFB接口，与所述存储单元中的SDRAM互连，扩展出64MByte程序运行空间；MMCSD接口，与所述存储单元中的MicroSD插座连接；USBO接口，分别与mini USB插座、USB电源开关电路、ESD保护电路连接，扩展出 支持On-The-Go技术的USB2. 0接口；SPI接口，与所述无线发射单元连接，输出经过编码并待无线发射的刺激脉冲参数 数据帧；UART接口，与UART电压转换芯片连接后，再通过TXDl 口和RXDl 口与外部计算机 进行串行通信；EMAC接口，与以太网物理层收发器KSZ8001L连接，扩展出IOMbps/IOOMbps以太网 接口 ；JTAG接口，与14引脚的JTAG插座连接，通过外接仿真器与外部计算机进行通信；音频单元，含有=Codec芯片组成的所述音频编解码器TLV320AIC3106，该所述音 频编解码器TLV320AIC3106含有前端声音采集接口以及后端耳机输出接口，其中前端声音采集接口，连接全向性驻极体式电容麦克风，通过MICBIAS引脚提供2. 0V电压偏置；后端耳机输出接口，连接3. 5mm耳机，用于声音回放；无线发射单元，由基带信号生成电路、滤波和放大电路、作调制电路用的多路复用 电路和功率放大电路依次串接而成，其中基带信号生成电路是一个+5V电源供电的5MHz晶振；滤波和放大电路，由2阶无源巴特沃斯带通滤波电路构成，中心频率为5MHz，带宽 为1MHz，增益为ldB ；调制电路，是一个多路复用器，第一个输入端IN0接地，第二个输入端mi与所述 滤波和放大电路的输出端相连，由所述双核处理器0MAP-L137产生的调制信号输入到所述 多路复用器的第三个输入端select引脚，完成的开关调制00K，使调制信号“0”对应的已调 信号包络幅度为0，调制信号“1”对应的已调信号包络幅度为非0 ；功率放大电路，由功率放大器ADL5530构成；存储单元，含有NAND Flash电路、SDRAM电路和MicroSD卡插座电路，其中NAND Flash电路，是一片128MByte、8比特数据宽度的NAND Flash,与所述双核处 理器0MAP-L137的EMIFA接口相连，映射到EMA_CS3n空间；SDRAM电路，由两片都为32MByte、16比特数据宽度的SDRAM芯片构成，都与所述双 核处理器0MAP-L137的EMIFB接口连接，共同构成64MByte的程序运行空间；MicroSD卡插座电路，通过一个由所述双核处理器0MAP-L137的GPI0接口控制的 总线开关，控制该MicroSD卡插座电路接口的开闭；电源管理单元，含有一个双掷开关、与所述双掷开关第一输入端依次串接的二极 管、保险丝、+5V外接稳压电源输入接口、与所述双掷开关第二输入端相连的第一电压转换 电路，该第一电压转换电路的输入端连接+4. 2V外接锂电池输入接口，该第一电压转换电 路的输出端为+5V、所述双掷开关的输出端分别连接主电源管理电路的输入端、第二电压转 换电路的输入端以及所述无线发射单元的电源输入端，其中主电源管理电路是一个由主电源管理芯片TPS65023、复位按键和I2C接口组成的 电源管理用的电路，该复位按键一端接地，另一端接所述TPS65023芯片的HOTRESETn引脚， 当按下该复位按键后所述HOTRESETn引脚接地，所述TPS65023芯片的RESPWRONn引脚向所 述双核处理器0MAP-L137的RESETn引脚输出复位信号，所述双核处理器0MAP-L137通过 I2C接口对所述TPS65023芯片进行动态管理；第一个电压转换电路，其输入端连接所述+4. 2V外接锂电池输入接口，通过一个 电压转换芯片MAX1760输出+5V电压，连接所述双掷开关的第二输入端；第二个电压转换电路，其输入端连接所述双掷开关的输出端，通过一个电压转换 芯片MAX764后向所述无线发射单元输出-5V电压。本发明具有如下优点其一，本发明完整实现了电子耳蜗体外语音处理器从语音采集、处理到无线发射 的完整功能，采集精度高，达到32位，核心处理器数字信号处理能力强，可以进行实时采集。其二，本发明实现了 USB、MicroSD卡等接口，增加了本系统的应用范围。其三，本发明中的语音处理算法等软件程序可以灵活修改，便于植入者根据个体情况进行配置。
图1为本发明的系统组成框图。图2为本实施例的核心处理器0MAP-L137与音频编解码器TLV320AIC3106的接口
示意图。图3为本实施例的核心处理器0MAP-L137与NAND Flash的接口示意图。图4为本实施例的核心处理器0MAP-L137与SDRAM的接口示意图。图5为本实施例的核心处理器0MAP-L137与MicroSD卡插座的接口示意图。图6为本实施例的核心处理器0MAP-L137与USB2. 0的接口示意图。图7为本实施例的核心处理器0MAP-L137与异步串行接口的接口示意图。图8为本实施例的电源管理单元的结构框图。图9为本实施例的主电源管理电路原理图。图10为本实施例的+4. 2V转+5V的电路原理图。图11为本实施例的+5V转-5V的电路原理图。图12为本实施例的无线发射单元结构框图。
具体实施例方式本发明提出一种基于双核处理器的电子耳蜗体外语音处理器的系统实施例，由硬 件电路及软件两大部分组成。结合各附图详细说明如下本实施例硬件电路整体构成如图1所示，包括由语音采集单元、算法处理和编码、 无线发送模块以及其他辅助模块构成的系统硬件，包括语音处理算法和管理其他模块的系 统软件。该语音处理器以TI低功耗DSP+ARM双核处理器0MAP-L137为核心处理器单元，它 能实时采集语音信号，并经过电子耳蜗语音信号处理算法处理，然后根据刺激模式形成相 应的刺激脉冲参数帧序列，发送到无线传输模块。音频单元与核心处理器的接口示意图如图2所示。音频单元采用一片 TLV320AIC3106(以下简称“AIC3106”)低功耗双声道音频编解码器扩展出麦克输入、耳机 输出等接口。0MAP-L137通过I2C接口对AIC3106进行配置，设置采样率为24kHz，采样数 据精度为32位，增益为8. 5dB，然后经过AIC3106片内集成的1阶高通滤波器，截止频率为 90Hz，滤除50Hz工频等低频噪声。经过滤波器的音频数据通过McASP接口发给0MAP-L137， 0MAP-L137可以通过McASP接口将音频数据传回AIC3106，通过耳机接口进行回放。本实施例在0MAP-L137的片内存储空间之外，通过EMIFA接口扩展了一片 128MByte NAND Flash，传输数据位宽为8比特，用于保存程序和数据，并且是系统的启动来 源。接口示意图如图3所示。EMA_WAIT0由NAND Flash向0MAP-L137提供忙时等待信号 (低电平有效)，EMA_0En为Flash使能控制信号(低电平有效)，EMA_CS3n提供片选信号 (低电平有效)，EMA_WEn为写入使能信号(低电平有效)，EMA_D[7:0]是8位地址和数据 传输通道，EMA_A2、EMA_A1分别控制命令锁存使能信号CLE (高电平有效)、地址锁存使能信 号ALE (高电平有效)。本实施例通过EMIFB接口连接两片32Mbyte (4MX 16Bit X 4Banks)、传输数据位宽
7各为16比特的SDRAM，共计64MByte。接口示意图如图4所示。BA[1:0]为Bank选择引 脚；A[12:0]为地址传输通道；DQ[15:0]为数据输入和输出总线；DQML是对应于低8位的 DQ[7:0]的掩码信号，UDQM是对应于高8位的DQ[15:8]的掩码信号。本实施例还提供了 Micro SD卡插槽接口，可以将数据保存到Micro SD卡中进 行转移。由于与EMIFA接口复用部分管脚，该模块使用了一个总线开关进行逻辑控制，接 口示意图如图5所示。匪CSD_DATA[3:0]为数据传输通路，MMCSD_CLK为时钟信号通路， MMCSD_CMD则用来发送控制信号。当GPI02_1为高电平时，总线开关SN74CB3Q3384A关闭； 当GPI02_1为低电平时，总线开关打开，MMCSD接口的DATA[3:0]、CLK、CMD信号可以通过总 线开关与0MAP-L137进行通信。本实施例通过0MAP-L137的USB0接口扩展连接一个5脚mini USB插座，并提供了 专门的电源监视开关和ESD接口保护电路，使系统更加稳定。和4脚的标准USB技术相比， 在5脚mini USB插座的ID引脚之外通过开关改变ID引脚的电平，将0MAP-L137配置成主 设备或从设备。接口示意图如图6所示。当0MAP-L137检测到ID引脚为低电平，0MAP-L137 会初始化为主设备，将DRVVBUS引脚拉高来打开电源监测开关电路，向从设备输出所需的 5V电源(必须不低于4. 75V)。如果0MAP-137的USB2. 0控制器没有检测到VBUS引脚的电 压超过Vbus有效值(4. 4V)，它会产生一个中断来指示存在的问题。如果USB2.0控制器检测 到VBUS引脚电压超过4. 4V，那么它会等待从设备的连接，即等待数据线DP、DM之一的电平 被拉高。当0MAP-L137初始化为从设备时，它会将数据线打开，并且由外部主设备向VBUS 提供电源(必须不小于4. 01V)。USB2. 0控制器在VBUS上检测到电源后，会检测ID引脚。 如果ID引脚为高电平，那么控制器内部会将DP、DM连接到1. 5k Q上拉电阻，向外部主设备 表明自己工作在全速模式(最大数据传输速率为12Mbps)。本实施例的异步串行接口电平转换芯片采用MAX3232，将核心处理器0MAP-L137 的UART接口所采用的CMOS逻辑电平，转换为外部计算机的RS-232串口所采用的逻辑电 平。接口示意图如图7所示。本实施例的电源管理单元的结构框图如图8所示，其中包含一个双掷开关S、二极 管D1、保险丝Fl、+5V外接稳压电源输入接口、+4. 2V外接锂电池输入接口、主电源管理电 路、第一电压转换电路以及第二电压转换电路。二极管D1提供极性保护；保险丝F1提供过 流保护，最大电流为1A。通过双掷开关S，可以在+5V外接稳压电源输入和+4. 2V外接锂电 池输入之间进行切换，分别满足电路调试和便携式设备的要求。本实施例的主电源管理电路中采用电源管理芯片TPS65023，利用TPS65023的三 路DC/DC输出、两路LD0输出为系统提供不同电压，并利用两个电压比较器实现合理的上电 顺序。TPS65023与0MAP-L137之间的连接示意图如图9所示。VD⑶CI、VD⑶C2、VD⑶C3分 别提供1. 2V、1. 8V、3. 3V输出电压。对于上电顺序的解决，主要利用片上两个电池状态监控 比较器L0WBAT_SNS和PWRFAIL_SNS。以VDCDC1作为这两个比较器的输入，比较器L0WBAT_ SNS的输出作为D⑶C1输出的使能信号，比较器PWRFAIL_SNS的输出作为其他D⑶C和LD0输 出的使能信号，以VD⑶C2作为比较器L0WBAT的输入，从而实现了 0MAP-L137的首先1. 2V, 其次1. 8V，最后3. 3V的上电顺序控制。本实施例的两路电压转换电路如图10、图11所示。在图11中，FB引脚和REF引 脚接在一起，MAX764工作在输出-5V固定电压的模式下。C4、C5作为旁路电容，用于滤除电
8源中的杂波和MAX764中的开关电路工作产生的干扰；C6用于滤除输出中的杂波；电感L2 和二极管D2共同构成整流器，是输出电压保持在-5V。 本实施例中数据经过编码后，用5MHz正弦载波信号进行00K调制，理想情况下0 码对应的已调信号包络幅度为0。无线发射模块电路结构图如图12所示。为了得到波形 比较理想的载波信号，降低电路复杂度，本实施例中采用一片5MHz晶振来产生原始的载波 信号，经过滤波、放大以及一级隔离电路，作为调制基带信号送入多路复用器AD8170的一 个输入端INI。AD8170的另一个输入端IN0接地，而0MAP-L137产生的调制信号作为选择 信号输入到多路复用器的“select”引脚。当调制信号为高电平(即对应于“1”)时，多路 复用器输出mi引脚的信号，也就是输出载波信号；当调制信号为低电平(即对应于“0”) 时，多路复用器输出IN0引脚的信号，也就是输出电平为0，这样就完成的00K调制。接着已 调信号送入功率放大器ADL5530，其输出功率约为220mW，然后通过线圈发射。
权利要求
一种基于双核处理器的电子耳蜗体外语音处理器，其特征在于，含有核心处理器单元、音频单元、无线发射单元、存储单元以及电源管理单元，其中核心处理器单元，含有核心处理器和保护电路，其中核心处理器，是一片包含TMS320C674xTM浮点DSP和ARM926EJ STMRISC MPU的双核处理器OMAP L137，设有McASP接口、I2C接口、EMIFA接口、EMIFB接口、MMCSD接口、USB0接口、SPI接口、UART接口、EMAC接口以及JTAG接口，其中McASP接口，与所述音频单元中的音频编解码器TLV320AIC3106互连，进行音频数据传输；I2C接口有两个，分别向所述音频编解码器TLV320AIC3106和所述电源管理单元中的电源管理芯片TPS65023输出控制信号；EMIFA接口，与所述存储单元中的NAND Flash互连，以扩展出128MByte代码和数据的非易失性存储空间；EMIFB接口，与所述存储单元中的SDRAM互连，扩展出64MByte程序运行空间；MMCSD接口，与所述存储单元中的MicroSD插座连接；USB0接口，分别与mini USB插座、USB电源开关电路、ESD保护电路连接，扩展出支持On The Go技术的USB2.0接口；SPI接口，与所述无线发射单元连接，输出经过编码并待无线发射的刺激脉冲参数数据帧；UART接口，与UART电压转换芯片连接后，再通过TXD1口和RXD1口与外部计算机进行串行通信；EMAC接口，与以太网物理层收发器KSZ8001L连接，扩展出10Mbps/100Mbps以太网接口；JTAG接口，与14引脚的JTAG插座连接，通过外接仿真器与外部计算机进行通信；音频单元，含有Codec芯片组成的所述音频编解码器TLV320AIC3106，该所述音频编解码器TLV320AIC3106含有前端声音采集接口以及后端耳机输出接口，其中前端声音采集接口，连接全向性驻极体式电容麦克风，通过MICBIAS引脚提供2.0V电压偏置；后端耳机输出接口，连接3.5mm耳机，用于声音回放；无线发射单元，由基带信号生成电路、滤波和放大电路、作调制电路用的多路复用电路和功率放大电路依次串接而成，其中基带信号生成电路是一个+5V电源供电的5MHz晶振；滤波和放大电路，由2阶无源巴特沃斯带通滤波电路构成，中心频率为5MHz，带宽为1MHz，增益为1dB；调制电路，是一个多路复用器，第一个输入端IN0接地，第二个输入端IN1与所述滤波和放大电路的输出端相连，由所述双核处理器OMAP L137产生的调制信号输入到所述多路复用器的第三个输入端select引脚，完成的开关调制OOK，使调制信号“0”对应的已调信号包络幅度为0，调制信号“1”对应的已调信号包络幅度为非0；功率放大电路，由功率放大器ADL5530构成；存储单元，含有NAND Flash电路、SDRAM电路和MicroSD 卡插座电路，其中NAND Flash电路，是一片128MByte、8比特数据宽度的NAND Flash，与所述双核处理器OMAP L137的EMIFA接口相连，映射到EMA_CS3n空间；SDRAM电路，由两片都为32MByte、16比特数据宽度的SDRAM芯片构成，都与所述双核处理器OMAP L137的EMIFB接口连接，共同构成64MByte的程序运行空间；MicroSD卡插座电路，通过一个由所述双核处理器OMAP L137的GPIO接口控制的总线开关，控制该MicroSD卡插座电路接口的开闭；电源管理单元，含有一个双掷开关、与所述双掷开关第一输入端依次反向串接的保险丝、二极管和+5V外接稳压电源输入接口、输入端与所述双掷开关第二输入端相连的第一电压转换电路，该第一电压转换电路的输入端连接+4.2V外接锂电池输入接口，该第一电压转换电路的输出电压为+5V、所述双掷开关的输出端分别连接主电源管理电路的输入端、第二电压转换电路的输入端以及所述无线发射单元的+5V电源输入端，其中主电源管理电路是一个由主电源管理芯片TPS65023、复位按键和I2C接口组成的电源管理用的电路，该复位按键一端接地，另一端接所述TPS65023芯片的HOTRESETn引脚，当按下该复位按键后所述HOTRESETn引脚接地，所述TPS65023芯片的RESPWRONn引脚向所述双核处理器OMAP L137的RESETn引脚输出复位信号，所述双核处理器OMAP L137通过I2C接口对所述TPS65023芯片进行动态管理；第一电压转换电路，是一个电压转换芯片MAX1760；第二电压转换电路，是一个电压转换芯片MAX764，向所述无线发射单元输出 5V电压。
全文摘要
一种基于双核处理器的电子耳蜗体外语音处理器属于电子耳蜗植入术的技术领域，其特征在于，包含核心处理器单元、音频单元、无线发射单元、存储单元以及电源管理单元，该核心处理器单元含有DSP+ARM的低功耗双核处理器OMAP-L137和保护电路；音频单元含有音频编解码器、连接麦克风的前端声音采集接口以及后端耳机输出接口；无线发射单元含有基带信号生成电路、放大和滤波电路、调制电路以及功率放大电路；存储单元含有NAND Flash电路、SDRAM电路和Micro SD卡电路；电源管理单元包含双掷开关、二极管、保险丝、+5V外接稳压电源输入接口、+4.2V外接锂电池输入接口、主电源管理电路、第一电压转换电路以及第二电压转换电路，以满足系统各部分的需求。
文档编号A61N1/36GK101926692SQ201010224849
公开日2010年12月29日 申请日期2010年7月9日 优先权日2010年7月9日
发明者关添, 叶大田, 宫琴, 杜志玥 申请人:清华大学