基于can总线的生物电阻抗成像系统硬件电路系统的制作方法
【专利摘要】本发明提供一种基于CAN总线的生物电阻抗成像系统硬件电路系统，该硬件电路包括含有一块中间控制板和多块数据采集板，中间控制板通过串口连接电缆连接到计算机，接收计算机发出的指令，中间控制板通过CAN总线与多块数据采集板连接，通过屏蔽电缆与数据采集板相连，将中间控制板输出统一的可编程时钟信号输入多个数据采集板；所述多块数据采集板的DSP通过外部中断获取数据进行数字相敏解调，将解调结果通过CAN总线发送到中间控制板，并最终发送至计算机。有益效果是该系统激励信号的扫频范围为10KHz～10MHz，既可利用FPGA的现场可编程性作灵活的信号发生器，亦可利用DSP对同步采集到的各通道信号进行实时的补偿，以抵消对有效信号的影响，确保了实时性和可靠性。
【专利说明】基于CAN总线的生物电阻抗成像系统硬件电路系统
【技术领域】
[0001]本发明涉及一种电学成像技术，尤其是一种应用于生物电阻抗成像的扫频硬件电路系统。
【背景技术】
[0002]电阻抗成像技术(Electrical Impedance Tomography，EIT)是当今生物医学工程学热门研宄课题之一。它是继形态、结构成像之后，于近20年出现的新一代无损伤功能成像技术。EIT是借助置于体表的激励电极向被测对象施加微小的交变电流或电压信号，同时通过测量电极检测组织表面的电压或电流信号，由所测信号计算出相应的电阻抗及其变化，然后根据不同的应用目的，提取与人体生理、病理状态相关的组织或器官的电特性信息，不但反映了解剖学结构，更重要的是可望给出功能性图像结果。EIT不使用核素或射线，对人体无害，可多次测量，重复使用，且成本低廉，操作简便，不要求特殊的工作环境，成为可作为长期、连续监护而不会给患者造成损伤或带来不适的医院监护设备，具有广泛的应用前景。
[0003]医学研宄表明，人体组织阻抗的实部和虚部均包含着丰富的生理和病理信息。实部在低频段即可提取，而虚部在低频段不易提取，其大小随激励频率的提高而增强。因此，拓展系统的扫频范围，可获取更加丰富的阻抗分布信息。然而，当频带超过IMHz时，旁路阻抗的存在会破坏测量到的有用信号，因此如何补偿旁路阻抗在高频段时带来的影响，是电路设计的关键。目前国际上应用于生物医学的电阻抗成像系统扫频范围大都局限在10KHz,Alex Hartov等研制出1K?IMHz带宽的EIT系统，应用于乳腺组织的病理检测。综上，研发具有高频段扫频的生物电阻抗成像系统是很有必要的。
【发明内容】
[0004]为了克服上述现有技术的不足，本发明提供一种基于CAN总线的生物电阻抗成像系统硬件电路系统，该电路由中间控制板和数据采集板构成。中间控制板为各数据采集板提供统一的时钟节拍信号，数据采集板中由FPGA构成的双口 RAM的B 口在该时钟节拍下，使各通道激励信号与采样信号分别保持严格同步，提供频率范围1K?1MHz的扫频信号。
[0005]为达到上述目的，本发明采用的技术方案是提供一种基于CAN总线的生物电阻抗成像系统硬件电路系统，该硬件电路通过计算机进行成像，并利用CAN总线进行数据传输，其中:该硬件电路包括含有一块中间控制板和多块数据采集板，所述中间控制板通过串口连接电缆连接到计算机，接收计算机发出的指令，中间控制板通过CAN总线与多块数据采集板连接，通过屏蔽电缆与数据采集板相连，将中间控制板输出统一的可编程时钟信号输入多个数据采集板；
[0006]所述多块数据采集板采用DSP+FPGA结构，DSP作为控制核心，通过DSP外部中断，获取4片16位模数转换器采集到的数据，并对采集到的数据进行数字相敏解调，将解调结果经过DSP控制核心校正后，通过CAN总线发送到中间控制板，并最终发送至计算机；FPGA的程序中包含一个256字容量的双口 RAM IP核，所述DSP通过16位数据总线、8位的地址总线和CAN控制总线向FPGA的双口 RAM的A 口写激励波形以及模数转换器数据采集启动的组合数据，双口 RAM的A 口的时钟信号连接所述DSP的外部接口输出时钟XCLKOUT，FPG的A双口 RAM的B 口的O?13位连接数模转换器AD9754数据端，双口 RAM的B 口的时钟输入端接所述的中间控制板输出的时钟信号。
[0007]本发明的有益效果是由于中间控制板为各数据采集板提供统一的O?80MHz的可编程时钟信号，使扫频范围达到1K?10MHz，且激励与采集保持严格同步。并且，由于利用了 DSP强大的信号处理功能，补偿高频段旁路阻抗对有效信号的影响，使得在高频段获得较显著的虚部信息成为现实。通过数据采集板上的四片模数转换器，采集的数据，经过数字相敏解调后的结果。通过结果显示，解调的结果很稳定，通过实验验证，达到了预期的效果。该系统激励信号的扫频范围为1KHz?10MHz，既可利用FPGA的现场可编程性作灵活的信号发生器，亦可利用DSP对同步采集到的各通道信号进行实时的补偿，以抵消对有效信号的影响，确保了实时性和可靠性。
【专利附图】
【附图说明】
[0008]图1为本发明的硬件电路原理框图；
[0009]图2为本发明的硬件电路中间控制板原理框图；
[0010]图3为本发明的硬件电路数据采集板原理框图；
[0011]图4-1至图4-4为本发明数据采集板四个模数转换器采集的数据经数字相敏解调后的结果。
【具体实施方式】
[0012]下面结合附图以及实施例对本发明的基于CAN总线的生物电阻抗成像系统硬件电路系统作进一步说明。
[0013]本发明的基于CAN总线的生物电阻抗成像系统硬件电路系统由中间控制板+数据采集板构成。中间控制板I以一片德州仪器公司生产的数字信号处理器TMS320F2812为控制核心，外扩一片MAX3232，采用串口接收来自上位机发来的指令；采用数字合成器AD9852产生频率范围在O?80MHz的时钟信号。系统框图如图1所示，中间控制板I电路原理图如图2所示，数据采集板原理图如图3所示。
[0014]数据采集板2采用DSP+FPGA结构，以TMS320F2812为控制核心。FPGA选用赛灵思XC3S250E，调用双口 RAM IP核。由DSP产生15位的ADC启动信号+激励波形信号的混合信号，通过三总线写入双口 RAM中。双口 RAM的B 口在中间控制板提供的统一时钟节拍下，输出数据至14位数模转换器AD9754;另，输出的最高位控制启动模数转换器。这样，各个通道在统一时钟节拍下，实现同步的激励和采样。每个电极经过一隔直电容后，经过一个100欧姆的精密电阻。电阻两端各由一个16位模数转换器AD7677米样电压信号。每个数据采集板2采集两个电极通道。TMS320F2812利用ECAN模块将处理好的数据通过CAN总线发送给中间控制板I。
[0015]图2所示原理图中，中间控制板I以32位定点DSP芯片TMS320F2812为控制核心，外扩一片MAX3232，采用串口与上位机通信。电路采用TMS320F2812的XINTF外部扩展接口与数字合成器AD9852通过典型的三总线连接；因为电路只使用AD9852的可编程时钟发生器功能，因此，为了降低功耗，只开启数模转换器和比较器，使功耗最小化；采用工作模式O。采用一片SN65LVDS108作缓冲器驱动时钟信号向数据采集板2的传输。外扩一片SN65HVD230一一CAN总线驱动器，与数据采集板2通过CAN总线进行数据通信。上电后，首先进行串口、ECAN接口、XINTF接口以及数字合成器AD9852的初始化，并关闭时钟输出。串口接收中断中接到上位机发来的启动采集命令后，通过CAN总线向数据采集板2发送频率字，通过XINTF三总线结构向AD9852写频率控制字，向各个数据采集板2提供统一的时钟信号，该时钟信号范围为O?80MHz。中间控制板I在检测到数据采集板2通过CAN总线发送上来的数据后，首先转存数据，然后向AD9852写频率为零的控制字，使时钟输出为0，禁止数据采集板2的激励和采集，然后通过CAN总线通知数据采集板2开中断以及使能双口RAM的数据输出，最后向上位机发送采集到的数据。电源采用一片TPS767D318为中间控制板I供电，分为3.3V和1.8V两路输出，每路输出电流最大1.0A。TMS320F2812在150MHz工作频率，所有外设均启用的情况下，根据数据手册，最大需要355mA，而AD9852在只启用比较器的情况下，根据数据手册，不超过50mA，因此电流总和小于500mA，TPS767D318完全满足应用。
[0016]图3是数据采集板电路原理框图。该电路原理图采用DSP+FPGA结构，充分利用DSP强大的运算能力以及FPGA的可编程特性。32位定点DSP芯片TMS320F2812作为控制核心，外扩一片SN65HVD230收发器通过CAN总线与中间控制板进行数据传输。FPGA选用赛灵思SPARTAN3E系列的XC3S250E，100管脚。应用中FPGA程序中使用双口 RAM IP核，RAM容量为256个字。DSP利用XINTF外部扩展接口，采用典型的三总线结构与该双口 RAM的A口相连，A 口的时钟端连接DSP的XINTF时钟输出XCLKOUT端。程序利用TMS320F2812的片上引导ROM中的IQMath表来产生14位的正弦数字信号。根据采样频率，采用第15位来决定是否采样，O进行采样，I不采样。双口 RAM的B 口输出上述的15位数字波形信号及采样信号，B 口的时钟端接来自于中间控制板的时钟信号。由于各个数据采集板的双口 RAM的数据输出端B 口的时钟都取自于统一的时钟信号，因此，各个数据采集板的激励信号和采集信号都保持同步。FPGA输出14位的激励信号波形至14位的数模转换器AD9754，使数字信号转换为模拟信号；对该电流模拟信号采用AD8066高速放大器进行电流/电压转换放大后，成为大约-2.5V?2.5V之间的激励信号。激励信号或者电极的测量信号经过一个100欧姆的精密电阻，通过两个16位的IMSPS模数转换器AD7677测量该精密电阻两端的电压信号，通过计算获得流过该电阻的电流信号。
[0017]如图4-1至图4-4所示，AD7677采用8位的数字信号与DSP相连，两片AD7677共同组成16位，AD7677-1的高八位D15?D8接DSP的10A15?10A8，AD7677-2的高八位D15?D8接DSP的10A7?1AO。两片AD7677的BYTESWAP管脚接同一个DSP的1 口10F12，这样，当10F12为低电平时，10A15?1AO是两片AD7677的高八位；当10F12为高电平时，10A15?1AO是两片AD7677的低八位。由于4片AD7677是同步采集，因此AD7677的BUSY端输入FPGA，对这4个BUSY输入信号进行或运算后输出，接至DSP的外部中断，采用下降沿触发中断。在外部中断服务程序中，每进入一次中断，对各采集点进行一次乘累加运算，4个采样点共进行8个乘累加运算。每个周期所有采样点进行完乘累加运算后，即是数字相敏解调的实部和虚部。每个周期的数字相敏解调结果出来后，置位标志位，根据此标志位，在主程序中对结果进行软件校正处理。数据处理好后，通过CAN总线发送给中间控制板1，同时，关中断，禁能双口 RAM的B 口输出使能端ENB，直到中间控制板I接收到数据结果，并发回命令重新开中断，使能ENB为止。
[0018]综上，本发明的基于CAN总线的生物电阻抗成像系统硬件电路系统，与现有技术相比，其优点在于:中间采集板为各数据采集板提供统一的时钟信号，时钟频率范围达到80MHz，使扫频范围达到1K?10MHz，并采用软件校正的方法补偿旁路阻抗在高频段对测量结果带来的影响，使得该电路可以测量生物组织的虚部信息。数据采集板2采用DSP+FPGA结构，充分利用了 FPGA灵活的可重复编程特性，以及DSP强大的数据处理能力；将FPGA主要配置成一个双口 RAM，由DSP产生激励信号波形以及启动采集信号，在统一时钟信号节拍下，无论是激励信号还是采集信号都保证同步。
[0019]以上对本发明进行示意性描述，并不局限于此，附图中所示只是本发明的实施方式之一，若本领域研宄人员在不脱离本发明宗旨的情况下，提出与该技术方案相似的结构形式，均应属于本发明的保护范围。
【权利要求】
1.一种基于CAN总线的生物电阻抗成像系统硬件电路系统，该硬件电路通过计算机进行成像，并利用CAN总线进行数据传输，其特征是:该硬件电路包括含有一块中间控制板(I)和多块数据采集板(2)，所述中间控制板(I)通过串口连接电缆连接到计算机，接收计算机发出的指令，中间控制板(I)通过CAN总线与多块数据采集板(2)连接，通过屏蔽电缆与数据采集板(2)相连，将中间控制板(I)输出统一的可编程时钟信号输入多个数据采集板⑵； 所述多块数据采集板(2)采用DSP+FPGA结构，DSP作为控制核心，通过DSP外部中断，获取4片16位模数转换器采集到的数据，并对采集到的数据进行数字相敏解调，将解调结果经过DSP控制核心校正后，通过CAN总线发送到中间控制板(1)，并最终发送至计算机；FPGA的程序中包含一个256字容量的双口 RAM IP核，所述DSP通过16位数据总线、8位的地址总线和CAN控制总线向FPGA的双口 RAM的A 口写激励波形以及模数转换器数据采集启动的组合数据，双口 RAM的A 口的时钟信号连接所述DSP的外部接口输出时钟XCLKOUT，FPG的A双口 RAM的B 口的O?13位连接数模转换器AD9754数据端，双口 RAM的B 口的时钟输入端接所述的中间控制板(I)输出的时钟信号。
2.根据权利要求1所述的基于CAN总线的多频生物电阻抗成像系统硬件电路系统，其特征是:所述中间控制板(I)选用数字频率合成器AD9852，并通过缓冲器SN65LVDS108，给各数据采集板(2)提供统一的时钟信号。
3.根据权利要求1所述的基于CAN总线的生物电阻抗成像系统硬件电路系统，其特征是:所述每块数据采集板(2)通过焊接接入的两个精密电阻块数据采集板(2)采用4片16位模数转换器AD7677分别采集两个精密电阻两端的电压波形，各16位模数转换器的启动信号保持同步，使得各数据采集板(2)采集的信号均为同一时刻点的信号波形，采用AD7677的BUSY端的下降沿作为DSP的中断源。
4.根据权利要求1所述的基于CAN总线的生物电阻抗成像系统硬件电路系统，其特征是:通过数据采集板(2)上的DSP产生激励信号的正弦波形数据，利用32位定点DSP引导OM中的IQMath表，通过查表获得14位的正弦波数字信号。
5.根据权利要求1所述的基于CAN总线的生物电阻抗成像系统硬件电路系统，其特征是:所述数据采集板(2)在数据转换完成后，通过模数转换完成信号中断通知DSP读取数据，DSP在中断中读取数据并对数据完成一次乘累加运算，在完成一个周期的数字相敏解调后，对解调结果在DSP中进行校正，并通过CAN总线发送给中间控制板(I)。
6.根据权利要求1所述的基于CAN总线的生物电阻抗成像系统硬件电路系统，其特征是:所述数据采集板(2)采用的DSP+FPGA结构中，DSP选用德州仪器公司生产的32位定点DSP芯片TMS320F2812，FPGA选用赛灵思公司生产的SPARTAN3E系列的XC3S250E-100。
【文档编号】A61B5/053GK104434095SQ201410479738
【公开日】2015年3月25日 申请日期:2014年9月19日 优先权日:2014年9月19日
【发明者】侯海岭, 王化祥, 陈晓艳 申请人:天津大学