模块化成像检测器ASIC的制作方法

下文总体上涉及成像，尤其涉及一种成像检测器，所述成像检测器包括模块化成像检测器的专用集成电路(ASIC)的至少一子部分，并且下文以用于计算机断层摄影(CT)的特定用途进行描述。然而，下文还能用于其他成像模式。

背景技术：

计算机断层摄影(CT)扫描器包括安装在可旋转门架上的X射线管，所述可旋转门架绕纵向轴线或z轴围绕检测区域旋转。X射线管发射穿过检测区域和其内部的对象或目标的电离辐射。检测器阵列远离X射线管与检测区域相对地对着一角度弧。检测器阵列检测穿过检测区域的辐射并生成指示信号。重建器处理该信号并重建指示检测区域的体积图像数据。重建的体积图像可被进一步处理以生成检测区域的一幅或多幅图像。

检测器阵列包括集成检测器，所述集成检测器具有闪烁体阵列和ASIC，所述闪烁体阵列光学地耦合到且安装到光传感器阵列的一侧，所述ASIC安装到光传感器阵列的另一侧。所述ASIC包括通道，所述通道利用电接触点与光敏像素进行电通信。例如，对于带有64个光敏像素的光传感器阵列的检测器来说，它具有带有64个对应的通道的ASIC。通常，ASIC被针对具定数目的像素而优化成具有例如64、128、256或者512个通道。然而，这限制了一条特定的产品线的ASIC的实用性。例如，针对64个通道优化的ASIC，一般被限制于具有下述检测器阵列的成像系统，即，所述检测器阵列具有带有64个光敏像素的光传感器阵列。

因此，用于不同成像系统配置的多种不同的检测器配置(例如，64、128、256、512个光敏像素等)需要对应的多种不同的优化的ASIC(例如，64、128、256、512个通道等)。遗憾的是，这样导致生产效率低。例如，开发一种特定的ASIC可能需要花费两年时间，其中每个成本超过一百万美元，并且每个ASIC都是个性化的，且利用特定的测试设备进行合格测试。在另一示例中，在检测时具有功能不正常的通道的ASIC(针对128个光敏像素的检测器优化的)将被舍弃，降低了总产量。克服效率低的一些问题的一个方案是，针对全部成像系统配置仅使用较高端的ASIC(例如，512个通道)。遗憾的是，对于低端成像系统(例如，少于512个光敏像素)来说，这在尺寸和成本方面样可能是被禁止的。

技术实现要素：

本文描述的各方面解决了上述问题和其他问题。

下面描述单个模块化ASIC，所述单个模块化ASIC能够被分成能够用于不同的检测器配置(例如，1、2、4、8、16、32、64、128、256、512、1024个像素等)中的一个或多个全功能的通道减少的ASIC。使用这种方案，具有较大数目的通道的ASIC(例如，512个或更多通道)能够被制造(例如，具有在0.05微米到0.20微米之间的较小的尺寸特征)和测试，并被用在高清晰度的检测器中，或者被物理分开以产生用于较低清晰度或较低像素数的检测器的一个或多个通道减少的ASIC(例如，64通道)。因此，具有不同数目的通道的ASIC可以在单次制造中生产，使得在不同的检测器配置上成本和尺寸都得到优化。

在一方面中，成像系统检测器阵列包括检测器平铺件(tile)。所述检测器平铺件包括光传感器阵列，所述光传感器阵列包括多个光敏像素。所述检测器平铺件还包括与所述光传感器阵列光学地耦合的闪烁体阵列。所述检测器平铺件还包括与所述光传感器阵列电联接的电子器件层(electronics layer)。所述电子器件层包括多个独立的处理区域。每个处理区域包括与所述多个光敏像素的子集相对应的预定数目的通道。所述处理区域彼此电通信。每个处理区域都包括其自己的参考电路和偏置电路。

在另一方面中，一种方法包括制造和测试包括第一数目的处理区域的ASIC。每个处理区域包括预定数目的通道。每个处理区域包括其自己的参考电路和偏置电路。所述方法还包括将所述ASIC分切成分别具有第二数目的通道和第三数目的通道的至少两个全功能的通道减少的ASIC。第二数目的通道和第三数目的通道少于第一数目的通道。所述方法还包括，将所述至少两个全功能的通道减少的ASIC中的至少一个应用在成像系统的检测器阵列中。

在另一方面中，一种用于成像检测器平铺件的ASIC包括多个独立的处理区域，每个处理区域包括与所述检测器平铺件的多个光敏像素的子集相对应的预定数目的通道，其中，所述处理区域彼此电通信，并且每个处理区域包括其自己的参考电路和偏置电路。

附图说明

本发明可体现为各种部件和部件的布置，以及各种步骤和步骤的安排。附图仅是为了例示优选实施例的目的，而不应解读为限制本发明。

图1示意性地示出带有检测器阵列的示例成像系统，该检测器阵列包括能分成一个或多个全功能的通道减少的ASIC的单个模块化ASIC的至少一个子部分。

图2示意性地示出包括单个模块化ASIC的示例检测器平铺件。

图3示意性地示出具有M×N个处理区域的单个模块化ASIC的示例。

图4示意性地示出具有四个(M＝N＝2，或2×2)处理区域以及数字区域和模拟区域的单个模块化ASIC的示例。

图5示意性地示出从图4所示的单个模块化ASIC中分切出的通道减少的ASIC的示例。

图6示意性地示出从图4所示的单个模块化ASIC中分切出的通道减少的ASIC的另一示例。

图7示意性地示出从图4所示的单个模块化ASIC中分切出的通道减少的ASIC的又一示例。

图8示意性地示出其中每个处理区域都包括其自己的内部参考电路和偏置电路的ASIC的示例。

图9示意性地示出其中ASIC被分切的图8所示的ASIC。

图10示意性地示出ASIC的侧视图，示出了ASIC的金属层。

图11示意性地示出ASIC的俯视图，示出了穿过ASIC的处理区域的电连接。

图12示意性地示出图4的变体，其中处理区域被设置在数字区域之间。

图13示意性地示出图8的变体，其中参考电路和偏置电路在处理区域的外部。

图14示出了根据本文所述的系统的一种方法。

具体实施方式

图1示出了成像系统100，例如计算机断层摄影(CT)扫描仪。成像系统100包括大体上固定的门架102和旋转门架104。旋转门架104由固定的门架102可旋转地支撑，并绕纵向轴线或z轴围绕检测区域106旋转。诸如X射线管的辐射源108由旋转门架104支撑并与其一起旋转，并且发射贯穿检测区域106的辐射。

辐射敏感的检测器阵列112对着跨过检测区域106与辐射源108相对的一角度弧，并检测贯穿检测区域106的辐射。辐射敏感的检测器阵列112包括沿着横向于z轴的方向相对于彼此布置的多个检测器模块114。检测器模块114包括沿z轴相对于彼此布置的多个检测器马赛克(mosaics)或检测器平铺件116。这种检测器阵列的非限制性示例在2001年7月18日提交的名称为“Solid State X-Radiation Detector Modules and Mosaics thereof，and an Imaging Method and Apparatus Employing the Same”的美国专利US 6,510,195B1中描述，所述专利通过全文引用的方式并入本文中。

暂时转到图2，示意性地示出了检测器平铺件116的示例。检测器平铺件116是集成检测器，包括光传感器层202，该光传感器层202包括在第一侧208上的多个光敏像素204。示出的光传感器层202是利用电极(不可见)进行背面照射的，所述电极将光敏像素204互连到位于光传感器202的相反的第二侧210的焊盘或类似物上(不可见)。在一变体中，光传感器202可以是利用通孔(包括但不限制于硅通孔，TSV)的正面照射的光传感器，所述通孔从第一侧208传送信号到相反侧210的焊盘。在另一变体中，检测器平铺件116可以是多层的、具有多个闪烁体/光传感器对的光谱(多种能量)检测器平铺件，其中每个闪烁体/光传感器对针对不同的光子能量范围敏感。

检测器平铺件116还包括闪烁体层212。闪烁体层212可以是单层，或者包括多个闪烁体像素(被像素化)。在后一示例中，闪烁体层212可包括以闪烁体像素和光敏区域204之间形成一对一的关系与多个光敏区域相对应的多个闪烁体像素。在另一示例中，不同的闪烁体像素可对应光敏区域204的不同子组。闪烁体层212与光传感器202是光学地耦合的。

检测器平铺件116还包括电子器件层(electronics layer)214(例如，ASIC)，该电子器件层具有与光敏像素204的焊盘相联接的导电盘216。所述ASIC或基底上的ASIC 214包括用于每个光敏像素204的与数字电路和模拟电路一起的通道。这种电路包括A/D转换器，该A/D转换器被实施为电流-频率(I/F)转换器，其可产生一系列脉冲，所述脉冲具有指示入射到检测器像素上的x射线光子的脉冲频率。这种转换器的示例在2001年11月7日由Vrettos等提交的名称为“Data Acquisition for Computed Tomography”的美国专利US6,671,345B2中描述，所述专利通过全文引用的方式并入本文中，并且也Luhta等的“A New 2D-Tiled Detector for Multislice CT”，Medical Imaging 2006：Physics of Medical Imaging，Vol.6142，pp.275-286(2006)中描述。

示出的ASIC或基底上的ASIC 214是模块化ASIC，其具有单个的整体式裸片218，该裸片可分成用于不同的检测器配置(例如，1、2、8、16、32、64、128、256、512、1024个光敏像素等)中一个或多个通道减少的ASIC。单个的整体式裸片218可包括柔性材料、陶瓷、硅等材料、印刷电路板(PCB)等中的至少一种。如下文更详细的描述，单个的整体式裸片218被用电子器件(electronics)填充，使得单独的通道减少的ASIC包括适当的电子器件以成为全功能的通道减少的ASIC。因此，通过制造并测试单个模块化ASIC 218并从中生产预期通道尺寸的ASIC 218，可以缓解制造效率低的问题，且没有在低端系统上带来尺寸和成本上的禁止性限制。

这种方案还可以提高产量，因为具有功能不正常的通道的ASIC 218可以被切掉以生产具有功能正常的通道的通道减少的ASIC，而不是丢弃整个ASIC或基底上的ASIC 214。通常，ASIC的通道数目应该与检测通道的数目匹配，这样每个光敏二极管将连接到一个前置放大器。如果ASIC有更多通道，那么它将占用更多的电力消耗且在通常已经密集的区域占用更大的物理空间。在一个示例中，特定尺寸的ASIC(如，512个通道)被制造并测试合格，随后被用来生产512个通道的ASIC或比如256、128或64个通道的子单元的ASIC。这样可导致直接和间接的成本节省，例如，由于大量使用一种类型的ASIC。基本的ASIC将服务很多类型的检测器，每一个检测器都有不同数目的输入通道。

回到图1，患者支撑件118，诸如躺床，支撑在检测区域106中的诸如人类患者的目标或对象。患者支撑件118被配置成在扫描目标或对象之前、期间和/或之后将目标或对象移动入和/或出检测区域106。重建器120重建来自检测器阵列112的信号，并产生指示其的体积图像数据。所述体积图像数据可被进一步处理以产生一幅或多幅图像，所述图像可通过显示器呈现、形成胶片或其他方式输出。

通用计算机系统用作操作员控制台122。控制台122包括一个或多个处理器，所述处理器执行一个或多个计算机可读指令(软件)，所述指令存储或编码在本地或远离系统100的计算机可读存储介质上。驻留在控制台122上的软件允许操作员控制系统100启动扫描等操作。控制台122还包括诸如显示器的输出装置，以及诸如键盘、鼠标、触摸屏等的输入装置。

图3示意性地示出单个模块化ASIC或者基底上的ASIC 214的示例。ASIC 218包括单独的和独立的全功能的处理区域302。每个处理区域302包括与光敏像素204(图2)相连接的通道，以及用于处理由光敏像素204产生并获取的电信号的电路。

在所示的实施例中，处理区域302彼此之间通过划分区域304(在图3中用虚线示出)分开，所述划分区域存在于ASIC的公共区域或共享区域内，例如，在跨过处理区域302共享的共享模拟区域和/或共享数字区域。在图3中，处理区域302共有N行M列，其中N和M均取正整数。

图4示出了N＝M＝2的图3中的ASIC 218。在图4中，处理区域3021，3022，3023和3024中的每个都包括J个通道402(J是正整数)和公共数字区域406的子部分404以及公共模拟区域410的子部分408形成的阵列。划分区域304在公共数字区域406和公共模拟区域410内。

转到图5，处理区域302中的一个(即，处理区域3021)被示为从单个模块化ASIC 214切下并分开。对于ASIC制造领域的技术人员来说，例如通过激光切割、机械锯切、划刻断开、和/或其他分切方法对ASIC 218裸片进行分切。由于分切，ASIC裸片的小百分比部分将会丢失，例如，大约150微米或更少。然而，如果需要的话ASIC 218在制造时可以考虑该因素。

在图5中，ASIC 218被在划分区域304内分切。在分切之前，单个模块化ASIC 218包括四个处理区域302，每个区域都有J个通道，提供了用于4J个光敏像素阵列的4J个通道。分切后的处理区域3021提供了用于J个光敏像素阵列的J个通道。单个模块化ASIC 218的剩余部分可用于3J个光敏像素矩阵，或进一步分切成三个J个通道的ASIC，或另一个J个通道的ASIC和一个2J个通道的ASIC。

图6中，一对相邻的处理区域302被示为从单个模块化ASIC 218上分切出来。在图6中，ASIC 218是在公共模拟电路408内的划分区域304内分切的，并且导致产生了用于2J个光敏像素阵列的2J个通道。单个模块化ASIC 214的剩余部分可用于2J个光敏像素阵列，或进一步分切以提供两个J个通道的ASIC。

在图7中，不同的一对相邻的处理区域302被示为从单个模块化ASIC218上分切出来。在图7中，ASIC 218是在公共数字电路404内的划分区域304内分切的，并且导致产生了用于2J个光敏像素阵列的2J个通道。单个模块化ASIC 214的剩余部分可用于2J个光敏像素阵列，或进一步分切以提供两个J个通道的ASIC。

图8示意性地示出了ASIC 218的一个实施例，其中每个可分割的处理区域302包括其各自的参考电路802和偏置电路804，所述参考电路和偏置电路在处理区域302的内部。因此，ASIC 218将包括重复的参考电路802和偏置电路804。利用这种配置，如图5所示(或其他方式)分切ASIC模块带来了如图9所示的全功能的通道减少的ASIC 902。

图10和11分别示出了ASIC 218的两个处理区域302₁和302₂的侧视图1200和俯视图1300。ASIC 218包括裸片基底1202和多个金属化层1004₁、1004₂、1004₃、1004₄、....、1004_k(k是正整数)，统称为金属化层1004。钝化层1006位于所述金属化层之间。

通孔1008提供了用于金属化层1004和基底1002之间的电连接的路径。电路径1004穿过划分区域304。一般地，金属化层1004之间的间隔和在两个处理区域3021和3202之间跨过的电路径1104的宽度1102都被适当地确定尺寸，使得分切步骤不会导致边缘处的电连接失去功能。

图12示出了图4的ASIC 218的变体，其中处理区域302位于(例如，被夹在)数字区域406的第一子部分1202₁和第二子部分1202₂之间，而不是数字电路406位于(例如，被夹在)处理区域302之间。

图13示意性地示出了图8的变体，其中参考电路802和偏置电路804在处理区域302的外部。处理区域302中的每一个都包括用于外部的参考电路802和偏置电路804的电触点1302和1304。在另一种变体中，用于处理区域302的参考电路802或偏置电路804中的至少一个在处理区域302的内部(图8)，且用于处理区域302的参考电路802或偏置电路804中至少一个位于处理区域302的外部(图13)。

图14示出了根据本文描述的示例方法。

应当理解，在本文描述的方法中的步骤顺序不是限制性的。因此，本文设想到了其他顺序。此外，可省略一个或多个步骤和/或可包括一个或多个附加的步骤。

在步骤1402处，制造并测试ASIC，所述ASIC包括预定的第一数目的通道和多个处理区域，每个处理区域包括其自己的参考电路和偏置电路。如本文所论述的，所述ASIC是单个模块化ASIC，其具有单个的整体式裸片，该裸片能分割成一个或多个通道减少的ASIC。

在步骤1404处，所述ASIC被分成分别具有第二数目的通道和第三数目的通道的至少两个全功能的通道减少的ASIC，其中第二数目的通道和第三数目的通道少于第一数目的通道。

在步骤1406处，所述至少两个全功能的通道减少的ASIC中的至少一个被使用在成像系统的检测器阵列中。

在步骤1408处，利用所述成像系统对目标或对象进行扫描。

已经参照优选实施例描述了本发明。在阅读并理解了前面的详细描述之后，他人可以做出修改和改变。应指出的是，本发明应解释为包括所有此类修改和改变，只要其落在所附的权利要求或其等效物的范围内。