FPGA 芯片 I 4. FPGA 芯片 25. FPGA 芯片 3 6. FPGA 芯片4 7. Morris-Lecar神经元模型8. FHN神经元模型 9. Hudgkin-Huxley神经元模 型 10.人机操作界面11. USB接口模块 12. SDRAM存储模块 13. Nios II软核处理器 14.神经元膜电位信号15.直流刺激信号发生器16.正弦信号发生器17.脉冲信号发 生器18.高斯白噪声发生器19.有色噪声信号发生器20. USB接口芯片21. USB接口 22.串行EEPROM 23.刺激信号24.分路器25.神经元模型选择信号26.刺激类型选 择信号27.三选一数据选择器28.五选一数据选择器29.存储器控制信号30.神经元 流水线模型 31.外部刺激信号发生器 32. Morris-Lecar神经元流水线模型 33. FHN 神经元流水线模型34. Hodgkin-Huxley神经元流水线模型35.数据输入总线36.数 据输出总线 37.参数1数值信号38.参数2数值信号 39.参数3数值信号 40.参 数4数值信号41. Morris-Lecar神经元模型变量V数值信号 42. Morris-Lecar神经元 模型变量N数值信号 43. FHN神经元模型变量V数值信号 44. FHN神经元模型变量w 数值信号 45. FHN神经元模型变量V流水线通路46. FHN神经元模型变量w流水线通路 47. Hodgkin-Huxley神经元模型变量V数值信号 48. Hodgkin-Huxley神经元模型变量m 数值信号49. Hodgkin-Huxley神经元模型变量V流水线数据通路50. Hodgkin-Huxley神 经元模型变量m流水线数据通路51. Hodgkin-Huxley神经元模型变量η流水线数据通路 52. Hodgkin-Huxley神经元模型变量h流水线数据通路 53.人机操作界面I 54.人机 操作界面II 55.人机操作界面III 56.波形显示界面57.选项卡58.界面基本操作框 59.通用设置60.分岔图分析界面61.共振分析界面62. Morris-Lecar神经元模型变量 V流水线通路63. Morris-Lecar神经元模型变量N流水线通路
【具体实施方式】
[0024] 下面结合附图对本发明的基于FPGA的电刺激下神经元随机响应及共振实验平台 结构加以说明。
[0025] 本发明的基于FPGA的电刺激下神经元随机响应及共振实验平台的设计思想是首 先在多片FPGA上分别建立生理型与现象型两类神经元模型；然后在FPGA上独立于神经 元模型设计不同种类外部刺激信号发生器，将其产生信号作为外部电流刺激施加给模型， 通过刺激更改神经元模型的动态特性，使其产生随机响应或共振现象；利用Nios II软核处 理器作为硬件控制核心，依照人机操作界面输入指令对数据的传输与选择进行相应控制操 作，同时作为上位机与下位机数据传输交换的控制中心；最后设计上位机软件界面，上位机 软件界面通过设置参数并传输到FPGA芯片，实现对神经元模型关键参数和刺激信号参数 的配置，通过选项窗口选择可以选择刺激信号类型与神经元类型，同时也可以把FPGA芯片 中神经元放电动态数据上传到上位机，在上位机软件界面进行放电动态波形的显示，通过 上位机进行分岔与共振分析的结果同样以图像的形式呈现在人机操作界面中。该实验平台 由相互连接的FPGA开发板和上位机组成。其中FPGA部分用来实现不同种类神经元模型和 外部刺激信号发生器，上位机用来设计人机操作界面并通过USB与FPGA进行通讯。
[0026] 所述神经元模型在FPGA中采用欧拉法离散化，并采用流水线技术搭建，使复杂的 常微分方程并行计算。流水线思想本质上利用延时寄存器使数学模型分为几个子运算过 程，在每个时钟周期内，每个子运算过程可以同时进行不同神经集群、不同时刻的运算，模 型数据交叉在片外SDRAM寄存器中保存，并随时钟而传递。在神经元模型中，不同模型参数 会产生不同种类的放电模式，模型参数由人机操作界面输入，存储在外设寄存器SDRAM中， 计算时同步调用，这样便可实现独立神经元的参数调整与神经元放电模式改变。
[0027] 所述外部刺激信号发生器31 :外部刺激信号输入到被控神经元模型的输入端作 为刺激输入，在不同的神经元中施加刺激信号会产生神经元的随机响应与共振现象，因此 需要设计一个数据选择器，来实现刺激信号在不同神经元之间的切换，以实现对不同神经 元动态特性的分析。不同的刺激信号所产生的刺激效果不同，因此可以通过在人机操作界 面调节刺激信号的种类、频率、幅值，通过USB传输到FPGA对外部刺激发生器进行配置，对 刺激参数进行快速定量的优化，在研宄共振现象中，通过人机操作界面设定刺激信号变化 步长与变化幅值，从而得到神经元线性响应Q的变化曲线，为后续的分析工作提供重要的 理论依据。
[0028] 所述人机操作界面10 :人机操作界面的编写采用C++语言开发实现，通过MFC开 发窗体界面，软件平台为Micro Visual Studio2010,人机操作界面能实现实时的数据采 集、波形显示与数据分析处理。
[0029] 本发明的基于FPGA的电刺激下神经元随机响应及共振实验平台由相互连接的 FPGA开发板1和上位机2组成。其中FPGA开发板1用来实现神经元模型30和外部刺激信 号发生器31，上位机2用来设计人机操作界面10并通过USB接口模块11实现与FPGA开发 板1的通讯。
[0030] 以下对电场作用下神经元随机响应与共振实验平台的整体实现加以说明：
[0031] 如图1所示，对硬件实验平台进行设计，仿真平台包含有相互连接的FPGA开发板 1与上位机2,数据通讯通过USB接口模块11完成，FPGA芯片I 3采用Altera公司生产 的 Cyclone V SoC 5CSEMA5F31C6 芯片，FPGA 芯片 II 4、FPGA 芯片III 5、FPGA 芯片IV 6 采用 Altera 低功耗 Cyclone III EP3C120F484C8N 型号 FPGA 芯片，Morris-Lecar 神经元模型 7， FHN神经元模型8, Hodgkin-Huxley神经元模型9分别采用Verilog HDL语言编程实现。根 据神经元的数学模型，采用欧拉法离散化并搭建Morris-Lecar神经元流水线模型32、FHN 神经元流水线模型33、Hodgkin-Huxley神经元流水线模型34。数据输入总线35接收由人 机操作界面10设置的数据到硬件系统中，神经元膜电位信号14以及刺激信号23等关键数 据通过数据输出总线36上传到上位机2中进行神经元随机响应与共振现象的实时显示与 分析，SDRAM存储模块12负责存储FPGA芯片I 3计算得出的关键数据。在FPGA芯片I 3 上采用Verilog HDL语言搭建三选一数据选择器27、直流刺激信号发生器15、正弦信号发 生器16、脉冲信号发生器17、高斯白噪声发生器18、有色噪声信号发生器19,所有的信号发 生器输出信号到五选一数据选择器28中进行数据选择。
[0032] SDRAM存储模块12接收由FPGA芯片I 3输出的相应数据进行存储，系统的控制 工作由存储器控制信号29完成，存储器控制信号29由Nios II软核处理器13根据人机操 作界面10输入的指令输出。外部刺激信号发生器31由直流刺激信号发生器15、正弦信号 发生器16、脉冲信号发生器17、高斯白噪声信号发生器18与有色噪声信号发生器19组成， 其中直流刺激信号发生器15、正弦信号发生器16、脉冲信号发生器17采用Verilog HDL语 言编程实现，高斯白噪声信号发生器18与有色噪声信号发生器19采用查找表技术实现，其 五路输出信号经过五选一数据选择器28的选择，输出一路刺激信号23到分路器24中，由 分路器选择一条分路输出到相应神经元模型中进行计算。计算结果通过三选一数据选择器 27选择其中一路作为系统输出，通过USB接口模块11传到上位机2中。三选一数据选择器 27、五选一数据选择器28、分路器24的控制端分别接收由Nios II软核处理器13根据人机 操作界面10输入的指令神经元模型选择信号25,刺激类型选择信号26施加控制。
[0033] 神经元流水线模型30由Morris-Lecar神经元流水线模型32、FHN神经元流水线 模型33以及Hodgkin-Huxley神经元流水线模型34组成，所有数据通