用于电子锁的锁控电路、控制电路及快递柜的制作方法
【专利摘要】本发明公开了用于电子锁的锁控电路、具有该锁控电路的控制电路以及具有该控制电路的快递柜。其中，锁控电路包括：CPU、至少一个锁驱动电路、电源及时间钳制电路。其中，CPU用于输出控制信号，以控制所述锁驱动电路；所述至少一个锁驱动电路用于控制所述电子锁的开启/关闭；电源与所述CPU、时间钳制电路和所述至少一个锁驱动电路相连，用于为所述CPU和所述至少一个锁驱动电路供电；时间钳制电路设置在所述CPU与所述至少一个锁驱动电路之间，用于限制所述电子锁的开锁时间。由此，本发明实施例解决了如何避免烧毁电子锁的技术问题。
【专利说明】
用于电子锁的锁控电路、控制电路及快递柜
技术领域
[0001]本发明实施例涉及物流技术领域，具体涉及一种用于电子锁的锁控电路、控制电路及快递柜。
【背景技术】
[0002]随着电子商务的发展，快递业务也随之得到了较大的扩张。用于实现24小时自助投递和取件的智能快递柜有着广泛的应用前景。
[0003]然而，用于快递柜的电子锁经常由于开锁电流持续时间长而被烧毁。
[0004]有鉴于此，特提出本发明。
【发明内容】
[0005]本发明实施例的主要目的在于提供一种用于电子锁的锁控电路，其至少部分地解决了如何避免烧毁电子锁的技术问题。此外，还提供一种具有该锁控电路的控制电路以及具有该控制电路的快递柜。
[0006]为了实现上述目的，根据本发明的一个方面，提供了以下技术方案:
[0007]—种用于电子锁的锁控电路，包括:
[0008]CPU，用于输出控制信号，以控制锁驱动电路；
[0009]至少一个锁驱动电路，用于控制电子锁的开启/关闭；
[0010]电源，与CPU和至少一个锁驱动电路相连，用于为CPU和至少一个锁驱动电路供电；
[0011]在CPU与至少一个锁驱动电路之间设置有时间钳制电路，时间钳制电路用于限制电子锁的开锁时间，电源还为时间钳制电路供电。
[0012]为了实现上述目的，根据本发明的另一个方面，还提供了一种具有上述锁控电路的控制电路。
[0013]为了实现上述目的，根据本发明的再一个方面，还提供了一种具有上述控制电路的快递柜。
[0014]与现有技术相比，上述技术方案至少具有以下有益效果:
[0015]本发明实施例提供一种用于电子锁的锁控电路。其中，CPU用于输出控制信号，以控制锁驱动电路。至少一个锁驱动电路用于控制电子锁的开启/关闭。电源与CPU和至少一个锁驱动电路电连接，用于为CPU和至少一个锁驱动电路供电。通过在CPU与至少一个锁驱动电路之间设置有时间钳制电路，以限制电子锁的开锁时间。从而，可以避免烧毁电子锁。
[0016]当然，实施本发明的任一产品不一定需要同时实现以上所述的所有优点。
[0017]本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其它优点可通过在所写的说明书、权利要求书以及附图中所特别指出的方法来实现和获得。
【附图说明】
[0018]附图作为本发明的一部分，用来提供对本发明的进一步的理解，本发明的示意性实施例及其说明用于解释本发明，但不构成对本发明的不当限定。显然，下面描述中的附图仅仅是一些实施例，对于本领域普通技术人员来说，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图。在附图中:
[0019]图1为根据一示例性实施例示出的用于电子锁的锁控电路的结构示意图；
[0020]图2为根据一示例性实施例示出的时间钳制电路的结构示意图；
[0021]图3为根据另一示例性实施例示出的时间钳制电路的结构示意图；
[0022]图4为根据一示例性实施例示出的缓冲器第2管脚的电压随时间变化示意图；
[0023]图5为根据一示例性实施例示出的锁控电路的结构示意图；
[0024]图6为根据另一示例性实施例示出的锁控电路的结构示意图；
[0025]图7为根据一示例性实施例示出的瞬态过流保护电路的结构示意图；
[0026]图8为根据另一示例性实施例示出的瞬态过流保护电路的结构示意图；
[0027]图9为根据另一示例性实施例示出的锁控电路的结构示意图；
[0028]图10为根据一示例性实施例示出的瞬态过流保护电路和慢速过流保护电路的结构示意图。
[0029]这些附图和文字描述并不旨在以任何方式限制本发明的构思范围，而是通过参考特定实施例为本领域技术人员说明本发明的概念。
【具体实施方式】
[0030]下面结合附图以及具体实施例对本发明实施例解决的技术问题、所采用的技术方案以及实现的技术效果进行清楚、完整的描述。显然，所描述的实施例仅仅是本申请的一部分实施例，并不是全部实施例。基于本申请中的实施例，本领域普通技术人员在不付出创造性劳动的前提下，所获的所有其它等同或明显变型的实施例均落在本发明的保护范围内。本发明实施例可以按照权利要求中限定和涵盖的多种不同方式来具体化。
[0031]需要说明的是，在下面的描述中，为了方便理解，给出了许多具体细节。但是很明显，本发明的实现可以没有这些具体细节。
[0032]需要说明的是，在没有明确限定或不冲突的情况下，本发明中的各个实施例及其中的技术特征可以相互组合而形成技术方案。
[0033]在锁控电路的工作过程中，会出现不可预料的情况，导致锁驱动电路持续输出高电平。这样会给电子锁持续供给电流。当供给电流的持续时间超过一定时间(例如:5秒)时，就可能烧毁电子锁。
[0034]为此，本发明实施例提供一种用于电子锁的锁控电路10。如图1所示，该电路包括:CPU12、至少一个锁驱动电路16、电源14和时间钳制电路18。其中，CPU12用于输出控制信号，以控制锁驱动电路16。至少一个锁驱动电路16用于控制电子锁的开启/关闭。电源14与CPU12和至少一个锁驱动电路相连，用于为CPU12和至少一个锁驱动电路16供电。在CPU12与至少一个锁驱动电路16之间设置有时间钳制电路18，时间钳制电路18用于限制电子锁的开锁时间；电源还为时间钳制电路供电。
[0035]本发明实施例通过在CPU12与锁驱动电路16之间设置时间钳制电路18，该时间钳制电路18减小了锁驱动电路向电子锁输出电流的持续时间，从而克服了因向电子锁输出电流的持续时间长而烧毁电子锁的问题。
[0036]在一个可选的实施例中，如图2所示，时间钳制电路20具体可以包括:充放电电路22和整形电路24。其中，充放电电路22用于控制CPU输出的控制信号的持续时间。整形电路24用于将充放电电路的输出信号整形为矩形波信号。
[0037]在该实施例中，充放电电路22将CPU输出的控制信号的持续时间控制在安全的时间范围内。然后，整形电路24用于将充放电电路的输出信号整形为矩形波信号，并将矩形波信号输出至锁驱动电路，以驱动电子锁，从而确保输出至电子锁的电流的持续时间在安全时间范围内，进而避免了烧毁电子锁的现象。
[0038]下面以一优选实施例来详细说明时间钳制电路，以便更好地理解本发明。
[0039]如图3所示，CPU输出的控制信号输出至电容CT4的正极。当控制信号由低电平变为持续的高电平后，此刻，电容CT4的两端并无电压差，而缓冲器U9的2脚此刻是可以获得高电平信号的。随着时间的持续，由于R84的存在，会导致电容CT4右端的电压缓缓下降。缓冲器U9的第4管脚为3.3V。一旦CT4电容右端的电压低于0.99V(3.3V*0.3 = 0.99V)时，缓冲器U9的输出会由高变低。由于电容CT4和电阻R84的存在，形成了一个充电持续时间，进而保证缓冲器U9的高电平输出时间不会大于I秒(时间T?R*C=100K*10uF)。缓冲器U9的2脚波形如图4所示。其中，Vc表示电压;E表示控制信号由低电平变为高电平时缓冲器U9的2脚的电压；t表示时间。
[0040]由于电容CT4和电阻R84的存在，故缓冲器U9的2脚波形不适合直接输出给锁驱动电路，故需要由缓冲器U9整形为矩形波输出给锁驱动电路。优选地，矩形波的持续时间在ls-2s就可以可靠地开锁。
[0041]当CPU同时发出多个控制信号，以驱动锁驱动电路去开电子锁时，会造成电源功耗急剧增加，甚至烧毁电源。
[0042]出于上述考虑，本发明实施例还提供一种锁控电路50。如图5所示，电源54与CPU51、时间钳制电路52和锁驱动电路55，56电连接，用于为CPU51和锁驱动电路55，56供电；时间钳制电路52设置在CPU51与锁驱动电路55，56之间。在CPU51输出多路控制信号驱动多个锁驱动电路55，56的情况下，在CPU51与多个锁驱动电路55，56之间设置有多选一选择器53，CPU51向多选一选择器53输出地址选择信号，多选一选择器53根据从CPU51接收的地址选择信号，从多路控制信号中选择一路控制信号，并将控制信号发送至与控制信号对应的锁驱动电路55，56 ；电源54还为多选一选择器53供电。
[0043]本发明实施例通过在CPU51与多个锁驱动电路55，56之间设置有多选一选择器53，确保了同一时刻有且仅有一个锁驱动电路获得控制信号(即开锁信号)，从而克服了烧毁电源的问题。
[0044]如果采用电源直接给锁驱动电路供电，则输出给锁驱动电路的瞬态电流过大，同时还会导致供电线路上的压降过大，从而降低供电效率。
[0045]为此，本发明实施例还提供一种锁控电路。如图6所示，锁控电路6O可以包括CPU61、至少一个锁驱动电路63、电源64和时间钳制电路62。其中，CPU61用于输出控制信号，以控制锁驱动电路63。至少一个锁驱动电路63用于控制电子锁的开启/关闭。电源64与CPU61、时间钳制电路62和至少一个锁驱动电路63电连接，用于为CPU61、时间钳制电路62和至少一个锁驱动电路63供电。时间钳制电路62设置在CPU61与至少一个锁驱动电路63之间，用于限制电子锁的开锁时间。此外，电源设有DC-DC稳压模块641，在DC-DC稳压模块641与至少一个锁驱动电路63之间还设置有瞬态过流保护电路65。
[0046]本发明实施例通过设置DC-DC稳压模块641解决了供电线路上的压降过大、供电效率低的问题，还通过设置瞬态过流保护电路65，达到了瞬态过流保护的目的。
[0047]具体地，如图7所示，瞬态过流保护电路70具体可以包括:电流采样电路71、采样电压判断电路72、反相器73和开关电路74。其中，电流采样电路71用于对电源输出的电流信号进行采样，并对开关电路74提供偏置电压。采样电压判断电路72与电流采样电路电连接，用于将电流采样电路采集的电流信号转换成电压信号。反相器73与采样电压判断电路电连接，用于对采样电压判断电路输出的电压信号进行反相处理。开关电路74分别与电流采样电路和反相器电连接，用于在在瞬态过流时断开所述电源与至少一个锁驱动电路之间的电路。
[0048]下面以一优选实施例来详细说明瞬态过流保护电路。
[0049]如图8所示，电流采样电路由电阻R63、电阻R64和电阻R65组成。采样电压判断电路包括晶体管Q1、电阻R66、电阻R71、电阻R77、二极管D52、电容C37、电阻R78及电阻R13。反相器为U5。开关电路包括场效应晶体管T28、场效应晶体管T27、电阻R1、电阻R20和稳压管D55。
[0050]在本实施例中，瞬态过流保护电路接收由DC-DC稳压模块输出的12V电压。当过载(例如:电路中的电流大于4安培的情况)时，电流采样电路两端的电压会大于0.6V(S卩0.15*4 = 0.6(V))，从而使晶体管Ql的B极-E极之间的电压大于0.6V，进而导致晶体管Ql处于导通状态。C37两端的电压会经过电阻R71和二极管D52由OV上升至接近12V。此时，反相器(优选为施密特反相器)输入为高电平，输出为低电平，反相器输出的低电平导致场效应晶体管T28和场效应晶体管T27截止，从而使开关电路断开，进而达到瞬态保护的目的。
[0051]进一步地，如图9所示，在上述图6所示实施例的基础上，锁控电路60还可以在瞬态过流保护电路65与至少一个锁驱动电路63之间设置有慢速过流保护电路66。
[0052 ]优选地，慢速过流保护电路66为自恢复保险丝。
[0053]图10示例性地示出了瞬态过流保护电路和慢速过流保护电路。其中，来自DC-DC稳压模块的12V经过瞬态过流保护电路和慢速过流保护电路输出至锁驱动电路。当电路中的电流在持续过载(例如:电流为3.7安培)的情况下，F2在大于一定时间(例如:2秒)时自行熔断，从而起到保护的作用。当过载因素消除之后，F2会自行恢复。
[0054]在一个优选的实施例中，本发明实施例提供一种用于电子锁的锁控电路，其包括CPU、至少一个锁驱动电路、电源、时间钳制电路、多选一选择器、瞬态过流保护电路和慢速过流保护电路。其中，电源设置有DC-DC稳压模块，电源用于为CPU、至少一个锁驱动电路、时间钳制电路、多选一选择器、瞬态过流保护电路和慢速过流保护电路供电。时间钳制电路设置在CPU与至少一个锁驱动电路之间，并用于限制电子锁的开锁时间。时间钳制电路包括:充放电电路和整形电路。其中，充放电电路用于控制CPU输出的控制信号的持续时间；整形电路用于将充放电电路的输出信号整形为矩形波信号。多选一选择器设置在CPU与多个锁驱动电路之间。在CPU输出多路控制信号驱动多个锁驱动电路的情况下，CPU被配置为向多选一选择器输出地址选择信号；多选一选择器被配置为根据从CPU接收的地址选择信号，从多路控制信号中选择一路控制信号，并将控制信号发送至与控制信号对应的锁驱动电路。瞬态过流保护电路设置在电源的DC-DC稳压模块与至少一个锁驱动电路之间。其中，瞬态过流保护电路包括:电流采样电路、采样电压判断电路、反相器和开关电路，电流采样电路用于对电源输出的电流信号进行采样，并对开关电路提供偏置电压;采样电压判断电路与电流采样电路电连接，用于将电流采样电路采集的电流信号转换成电压信号；反相器与采样电压判断电路电连接，用于对采样电压判断电路输出的电压信号进行反相处理;开关电路分别与电流采样电路和反相器电连接，用于在在瞬态过流时断开电源与至少一个锁驱动电路之间的电路。慢速过流保护电路设置在瞬态过流保护电路与至少一个锁驱动电路之间。
[0055]另外，本发明实施例还提供一种具有上述锁控电路的控制电路。该控制电路包括主控制电路、从控制电路和锁控电路。其中，主控制电路与从控制电路电连接，用于发送电压信号。从控制电路分别与主控制电路和锁控电路电连接，用于接收主控制电路发送的电压信号，并将电压信号转换成电流信号，然后将该电流信号输送至锁控电路。
[0056]有关锁控电路的说明可参见上述锁控电路实施例的相关说明，在此不再赘述。
[0057]此外，本发明实施例还提供一种具有上述控制电路的快递柜。
[0058]本领域技术人员可以理解，该快递柜还包括一些其他公知结构，例如处理器、存储器等，在此不再赘述。
[0059]应指出的是，对一个实施例描述的细节也可应用于另一个实施例。
[0060]以上对本发明实施例所提供的技术方案进行了详细的介绍。虽然本文应用了具体的个例对本发明的原理和实施方式进行了阐述，但是，上述实施例的说明仅适用于帮助理解本发明实施例的原理；同时，对于本领域技术人员来说，依据本发明实施例，在【具体实施方式】以及应用范围之内均会做出改变。
[0061]需要说明的是，本文中涉及到的框图不仅仅局限于本文所示的形式，其还可以进行划分和/或组合。
[0062]需要说明的是:附图中的标记和文字只是为了更清楚地说明本发明，不视为对本发明保护范围的不当限定。
[0063]术语“包括”或者任何其它类似用语旨在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备/装置不仅包括那些要素，而且还包括没有明确列出的其它要素，或者还包括这些过程、方法、物品或者设备/装置所固有的要素。
[0064]本发明并不限于上述实施方式，在不背离本发明实质内容的情况下，本领域普通技术人员可以想到的任何变形、改进或替换均落入本发明的保护范围。
【主权项】
1.一种用于电子锁的锁控电路，包括: CHJ，用于输出控制信号，以控制所述锁驱动电路； 所述至少一个锁驱动电路，用于控制所述电子锁的开启/关闭； 电源，与所述CPU和所述至少一个锁驱动电路相连，用于为所述CPU和所述至少一个锁驱动电路供电； 其特征在于: 在所述CPU与所述至少一个锁驱动电路之间设置有时间钳制电路，所述时间钳制电路用于限制所述电子锁的开锁时间;所述电源还为所述时间钳制电路供电。2.根据权利要求1所述的锁控电路，其特征在于，所述时间钳制电路包括: 充放电电路，用于控制所述CHJ输出的所述控制信号的持续时间； 整形电路，用于将所述充放电电路的输出信号整形为矩形波信号。3.根据权利要求1所述的锁控电路，其特征在于，在所述CPU输出多路控制信号驱动多个锁驱动电路的情况下，在所述CHJ与所述多个锁驱动电路之间设置有多选一选择器;所述CPU被配置为向所述多选一选择器输出地址选择信号；所述多选一选择器被配置为根据从所述CHJ接收的所述地址选择信号，从所述多路控制信号中选择一路控制信号，并将所述控制信号发送至与所述控制信号对应的锁驱动电路;所述电源还为所述多选一选择器供电。4.根据权利要求1所述的锁控电路，其特征在于，所述电源设置有DC-DC稳压模块，在所述DC-DC稳压模块与所述至少一个锁驱动电路之间设置有瞬态过流保护电路。5.根据权利要求4所述的锁控电路，其特征在于，所述瞬态过流保护电路包括: 电流采样电路，用于对电源输出的电流信号进行采样，并对开关电路提供偏置电压； 采样电压判断电路，与所述电流采样电路电连接，用于将所述电流采样电路采集的电流信号转换成电压信号； 反相器，与所述采样电压判断电路电连接，用于对所述采样电压判断电路输出的电压信号进行反相处理； 所述开关电路，分别与所述电流采样电路和所述反相器电连接，用于在在瞬态过流时断开所述电源与所述至少一个锁驱动电路之间的电路。6.根据权利要求5所述的锁控电路，其特征在于，在所述瞬态过流保护电路与所述至少一个锁驱动电路之间设置有慢速过流保护电路。7.—种具有上述权利要求1至6中任一所述锁控电路的控制电路。8.一种具有权利要求7所述控制电路的快递柜。
【文档编号】E05B47/00GK105971404SQ201610295040
【公开日】2016年9月28日
【申请日】2016年5月6日
【发明人】苑臣芒, 郑雷, 许丕福
【申请人】中科富创（北京）科技有限公司