专利名称：用于打印机的墨盒的制作方法
技术领域：
本发明涉及在记录材料存放盒内设置非易失性存储器并将与盒有关的各种数据(剩余量数据、使用开始日期时间数据、记录材料类别数据、制造管理数据等)存储在该非易失性存储器内从而可以管理每个盒的使用状态等的记录装置，详细地说，涉及在记录装置本体侧控制部与非易失性存储器之间设置接口电路(存储器访问控制电路)从而减轻访问非易失性存储器时的控制部侧的处理的记录装置、以及用于接口的半导体装置和备有用于接口电路的半导体装置的记录头装置。
背景技术：
在特开昭62 184856号公报(专利第2594912号公报)中，记载着一种在墨盒内设置非易失性存储器并将与墨水剩余量对应的数据存储在该非易失性存储器内从而可以管理每个墨盒的墨水剩余量的墨盒及记录装置。
在特开平8 197748号公报中，记载着一种在墨盒所设有的非易失性存储器内存储着识别信息并在打印机本体侧以使从非易失性存储器读出的墨盒识别信息与墨水剩余量相互对应的方式进行管理从而当重新安装具有同一识别信息的墨盒时无需再次检测墨水剩余量的喷墨式打印机。
在上述现有的记录装置等中，通过采用以位串行方式进行数据写入和读出的所谓位序列访问型非易失性存储器，可以减少打印机本体侧控制部与非易失性存储器之间的信号线数。但是，由于对非易失性存储器的访问是位串行方式，所以写入处理和读出处理需花费较多时间。因此，当采用由打印机本体侧控制部(CPU等)直接访问非易失性存储器的结构时，在访问非易失性存储器的期间，控制部(CPU等)不能进行其他处理。因此，在打印处理中将产生延迟，或对来自操作部的操作输入的响应滞后。
本发明是为解决上述课题而开发的，其目的是提供一种在记录装置本体侧控制部与非易失性存储器之间设置存储器访问控制部从而能减轻访问非易失性存储器时的控制部侧的处理的记录装置及为此使用的半导体装置和记录头装置。
发明内容
本发明的记录装置，其特征在于在记录装置本体侧所设有的装置本体控制部与记录材料存放盒侧所设有的非易失性存储器之间设置了根据从装置本体控制部供给的命令控制对非易失性存储器的写入和读出的存储器访问控制部。
如上所述，本发明的记录装置，由于采用了通过存储器访问控制部对非易失性存储器进行写入和读出的结构，所以能减轻访问非易失性存储器时的装置本体控制部侧的处理。
作为本发明的记录装置的实施形态，可举出的特征在于存储器访问控制部，备有与装置本体控制部进行串行数据通信的串行数据通信部、解释和执行从装置本体控制部通过该串行数据通信部供给的命令的命令执行部、对非易失性存储器进行写入和读出的非易失性存储器写入读出控制部、及用于暂时存储从非易失性存储器读出的数据的随机存取存储器，装置本体控制部，将存储在非易失性存储器内的数据传送到随机存取存储器，并参照存储在随机存取存储器内的数据进行各种处理，从而将存储在随机存取存储器内的数据更新，然后，将存储在随机存取存储器内的数据传送到非易失性存储器。
如上所述，通过在结构上设置串行数据通信部并以串行方式进行装置本体控制部与存储器访问控制部之间的数据通信，可以减少装置本体控制部与存储器访问控制部之间的信号线数。
另外，通过设置随机存取存储器并将从非易失性存储器读出的数据全部存储在该随机存取存储器内以便响应来自装置本体控制部侧的数据读出请求而读出存储在随机存取存储器内的数据，可以对数据读出请求进行高速的响应。
进一步，装置本体控制部，在产生数据写入请求而将随机存取存储器内的数据更新后，可以通过产生对非易失性存储器的写入请求而将更新后的数据写入非易失性存储器。因此，即使有多项应更新的数据时，也能以1次的写入动作将多个数据写入非易失性存储器。
本发明的半导体装置，其特征在于在半导体基板上形成有根据从装置本体控制部供给的命令控制对非易失性存储器的写入和读出的存储器访问控制部。
如上所述，在本发明的半导体装置中，由于在半导体基板上形成存储器访问控制部并使其集成电路化，所以能有助于记录装置的小型化。
本发明的记录头装置，其特征在于在备有用于安放具有非易失性存储器的记录材料存放盒的安装部的滑架上设有根据从记录装置本体侧控制部供给的命令控制记录装置本体侧控制部与非易失性存储器之间的数据发送接收的存储器访问控制部。
如上所述，在本发明的记录头装置中，由于将存储器访问控制部设置在备有用于安放记录材料存放盒的安装部的滑架上，所以很容易设置存储器访问控制部。
图1是表示本发明的记录装置的总体结构的方框结构图。
图2是表示非易失性存储器的一具体例的方框结构图。
图3是表示非易失性存储器的存储信息的说明图。
图4是表示存储在黑色墨盒所设有的非易失性存储器内的信息一例的说明图。
图5是表示存储在彩色墨盒所设有的非易失性存储器内的信息一例的说明图。
图6是表示存储器访问控制部的一具体例的方框结构图。
图7是表示存储器访问控制部用集成电路的端子名(信号名)和功能的说明图。
图8是从装置本体控制部供给的各种命令的说明图。
图9是接收控制部的方框结构图。
图10是表示对命令模式指定信号的切换时序的说明图。
图11是表示可变长命令的规格及对其响应的规格的说明图。
图12是表示控制寄存器群的内容和功能的说明图。
图13是表示RAM的存储信息的说明图。
图14是发送控制部的方框结构图。
图15是表示串行通信数据的格式的说明图。
图16是表示应用了本发明的记录装置的喷墨式打印装置的打印机构部的结构的斜视图。
图17是将滑架分解为托架部和头部后示出的斜视图。
图18是墨盒的斜视图。
图19是表示非易失性存储器电路基板的结构的说明图。
图20是表示墨盒的安装过程的说明图(其一)。
图21是表示墨盒的安装过程的说明图(其二)。
图22是表示非易失性存储器基板与接点机构的接点构成部件的接触状态的说明图。
具体实施例方式
以下，参照
本发明的实施形态。
图1是表示本发明的记录装置的总体结构的方框结构图。记录装置1，包括设在记录装置本体侧的装置本体控制部2、设在备有墨盒安装部的滑架上的存储器访问控制部3、设在黑色墨盒内的非易失性存储器4、设在彩色墨盒内的非易失性存储器5、及图中未示出记录控制机构(供纸、滑架移动、喷墨等的控制机构)。各非易失性存储器4、5，例如采用EEPROM等能以电气方式写入、读出的型式。在图1中，示出了备有2个非易失性存储器4、5的结构，但非易失性存储器的个数也可以是若干个。
装置本体控制部2，用于控制记录装置1的总体动作，在结构上利用了微型计算机系统。在装置本体控制部2与存储器访问控制部3之间，构成为通过串行数据通信进行各种命令及数据的发送接收。各非易失性存储器4、5，采用以位串行方式进行数据写入和读出的所谓位序列访问型存储器。存储器访问控制部3，将从各非易失性存储器4、5读出的各种数据存储在存储器访问控制部3中的RAM内。
装置本体控制部2，通过发出对存储器访问控制部3中的RAM的读出命令而读出各种数据。装置本体控制部2，通过发出对存储器访问控制部3中的RAM的写入命令而进行各种数据的写入。装置本体控制部2，向存储器访问控制部3发出对非易失性存储器的写入命令，从而将存储在存储器访问控制部3中的RAM内的数据存储在各非易失性存储器4、5内。
如上所述，本发明的记录装置1，构成为在装置本体控制部2与各非易失性存储器4、5之间设置存储器访问控制部3并由存储器访问控制部3对各非易失性存储器4、5进行写入和读出，所以，无需直接访问非易失性存储器4、5。因此，可以减轻装置本体控制部2的处理。进一步，存储器访问控制部3读出存储在各非易失性存储器4、5内的数据并将其存储在RAM内。然后，响应来自装置本体控制部2侧的读出请求而读出存储在RAM内的数据，所以能以高速进行对读出请求的响应。
图2是表示非易失性存储器的一具体例的方框结构图。非易失性存储器4、5，备有存储单元41、读/写控制部42及地址计数器43。当芯片选择信号CS为L电平时，地址计数器43为复位状态，地址计数器43的计数值为0。当芯片选择信号CS为H电平时，地址计数器43根据时钟脉冲信号CK进行递增计数动作。因此，在使芯片选择信号CS改变为H电平的时刻，设定地址0，并且，每当供给时钟脉冲信号CK时，可以使地址逐步递增。读/写控制部42，当读/写信号WR为L电平时，读出存储在由地址计数器43指定了地址的存储单元41内的数据(1位)，并将读出的数据输出到数据输入输出端子IO。读/写控制部42，当读/写信号WR为H电平时，将供给到数据输入输出端子IO的数据(1位)写入由地址计数器43指定了地址的存储单元41。
图3是表示非易失性存储器的存储信息的说明图。在本实施形态中，各非易失性存储器4、5，采用了具有256位存储容量的存储器。另外，在各非易失性存储器4、5内分别存储着35项信息。各信息项目的位长是可变的。而且，在各非易失性存储器4、5内，以位串行方式存储可变长数据。因此，可以在有限的存储容量内存储更多的信息。
在图3所示的序号1～9(信息序号0～8、信息序号35～43)的范围内，存储与墨水剩余量有关的数据及墨盒的使用开始年、月等数据、即随着墨盒的使用而必须由用户侧更新的数据。按照这种方式，在实际使用墨盒的情况下，仅对非易失性存储器4、5的低序号侧地址进行数据的写入(更新)即可。因此，当记录装置1使用结束并关断记录装置1的电源时，可以只将图3所示的序号1～9(信息序号0～8、信息序号35～43)的范围内的数据写入各非易失性存储器4、5。
在黑色墨盒所设有的非易失性存储器4内，存储着黑墨水剩余量数据、使用开始年、月等数据。在彩色墨盒所设有的非易失性存储器5内，存储着每种颜色墨水的剩余量数据、使用开始年、月等数据。
在图3所示的序号10～35(信息序号9～34、信息序号44～69)的范围内，存储着不需要由用户侧对数据进行更新的各种数据。具体地说，包括墨盒型式数据、墨水种类数据、制造年数据、制造月数据、制造日数据、墨盒系列号数据、与制造场所等有关的数据、与盒的重复利用有关的数据等。
图4是表示存储在黑色墨盒所设有的非易失性存储器内的信息一例的说明图。在图4中，符号410为存储改写数据的第1存储区域、符号420为存储只读数据的第2存储区域。第1存储区域410，配置于当访问非易失性存储器4时比第2存储区域420先进行访问的地址。
存储在第1存储区域410内的改写数据，是从被访问的顺序考虑而分别分配到各存储区域411、412的第1黑墨水剩余量数据及第2黑墨水剩余量数据。之所以将黑墨水剩余量数据分配到2个存储区域411、412，是为了交替地对这2个区域进行改写。因此，如最后改写的黑墨水剩余量数据是存储在存储区域411内的数据，则存储在存储区域412内的黑墨水剩余量数据，是其前一次的数据，因而下一次改写将对该存储区域412进行。
存储在第2存储区域420内的只读数据，是从被访问的顺序考虑而分配到各存储区域421～430的墨盒开封时期数据(年)、墨盒开封时期数据(月)、墨盒型式数据、颜料系列或染料系列等墨水种类数据、墨盒制造年数据、墨盒制造月数据、墨盒制造日数据、墨盒生产线数据、墨盒系列号数据、指示墨盒是新品或是重复利用品的是否重复利用数据。
图5是表示存储在彩色墨盒所设有的非易失性存储器内的信息一例的说明图。在图5中，符号510为存储改写数据的第1存储区域、符号550为存储只读数据的第2存储区域。第1存储区域510，配置于当访问非易失性存储器5时比第2存储区域550先进行访问的地址。
存储在第1存储区域510内的改写数据，是从被访问的顺序考虑而分别分配到各存储区域511～520的第1青绿墨水剩余量数据、第2青绿墨水剩余量数据、第1品红墨水剩余量数据、第2品红墨水剩余量数据、第1黄墨水剩余量数据、第2黄墨水剩余量数据、第1浅青绿墨水剩余量数据、第2浅青绿墨水剩余量数据、第1浅品红墨水剩余量数据、第2浅品红墨水剩余量数据。之所以将各色的墨水剩余量数据分配到2个存储区域，与黑色墨盒一样，是为了交替地对这2个区域进行数据的改写。
存储在第2存储区域550内的只读数据，是从被访问的顺序考虑而分配到各存储区域551～560的墨盒开封时期数据(年)、墨盒开封时期数据(月)、墨盒型式数据、颜料系列或染料系列等墨水种类数据、墨盒制造年数据、墨盒制造月数据、墨盒制造日数据、墨盒生产线数据、墨盒系列号数据、指示墨盒是新品或是重复利用品的是否重复利用数据。这些数据与颜色无关是共用的，所以只存储一种数据作为各颜色间共用的数据。
图6是表示存储器访问控制部的一具体例的方框结构图。存储器访问控制部3，包括串行数据通信部11、接收控制部12、发送控制部13、命令执行部14、模式寄存器15、控制寄存器群16、第1RAM17、第2RAM18、非易失性存储器写入读出控制部19、输出控制部20、有效位长度数据表21、时钟脉冲生成部22、振荡电路部23、复位电路部24、测试用控制部25、信息地址对应表26。
在本实施形态中，存储器访问控制部3，用CMOS门阵列按单片集成电路(半导体装置)实现。此外，存储器访问控制部3，还可以利用内部具有串行通信功能的单片微型计算机通过程序控制构成。
图7是表示存储器访问控制部用集成电路的端子名(信号名)和功能的说明图。RXD是从装置本体控制部2供给的串行数据信号的输入端子。SEL是从装置本体控制部2供给的命令模式指定信号(命令选择信号)的输入端子。TXD是向装置本体控制部2供给的串行数据信号的输出端子。CS1是第1非易失性存储器的选择信号(芯片选择信号)的输出端子。CS2是第2非易失性存储器的选择信号(芯片选择信号)的输出端子。IO1是第1非易失性存储器的数据输入输出端子。IO2是第2非易失性存储器的数据输入输出端子。RW1是第1非易失性存储器的读出/写入信号的输出端子，RW2是第2非易失性存储器的读出/写入信号的输出端子。CK1是对第1非易失性存储器的时钟脉冲信号输出端子，CK2是对第2非易失性存储器的时钟脉冲信号输出端子。PW1是对第1非易失性存储器的电源供给端子，PW2是对第2非易失性存储器的电源供给端子。OSC1、OSC2是陶瓷振荡器、晶体振子等的连接端子。RST是初始复位信号的输入端子。ES是用于选择非易失性存储器的写入时间的输入端子。M1～M4是用于选择监视器输出的测试用信号的输入端子。VCC1是+5V电源端子，VCC2是+3.3V电源端子，VSS是接地(GND)端子。
在图7中，输入输出栏内所示符号的意义如下。IN是输入，OUT是输出，Tri是三态侧的输出。初始值栏，指示该存储器访问控制部集成电路处于初始复位状态时的逻辑电平。此外，初始栏的括弧内，用于指示因后文所述的非易失性存储器允许访问设定寄存器中设定为允许访问而使对非易失性存储器的各输出变为激活状态之后的各输出端子的电平。此外，H为高电平、L为低电平、HiZ为高阻抗状态的缩写。
在图6所示的存储器访问控制部3与装置本体控制部2(参照图1)之间，用3条信号线连接。符号RXD是接收数据(从装置本体控制部2侧发送的数据)、符号TXD是发送数据(装置本体控制部2侧接收的数据)、符号SEL是指示装置本体控制部2侧发出的命令是定长命令或是可变长命令的命令模式指定信号。当该命令模式指定信号SEL为L电平时表示8位定长命令，当为H电平时表示可变长命令。
串行数据通信方式，采用UART(通用异步收发信机)方式。数据长度为8位，起始位长度为1位，结束位长度为1位，无奇偶检验位。数据的传送顺序，为从LSB(最低有效位)到MSB(最高有效位)的顺序。波特率为125kbps。
串行数据通信部11内的接收部11a，根据从时钟脉冲生成部22供给的频率2MHz的时钟脉冲TCLK，以0.5微秒的周期监视着接收数据RXD的逻辑电平。由此，可对1位的数据进行16次的电平检测。当接收部11a根据接收数据RXD的逻辑电平从H电平变化为L电平而识别起始位时，从该起始位的识别时刻起以第8个时钟脉冲TCLK为起点在随后的16个时钟脉冲周期中反复对接收数据RXD的逻辑电平进行采样。因此，可以在每个位的大致中央位置对接收数据RXD的逻辑电平进行采样。
接收部11a，在对起始位进行了识别后，如接收数据RXD的逻辑电平在下一个时钟脉冲返回到H电平，则将先前检测出的L电平看作噪声，并重新开始对起始位的检测动作。另外，接收部11a，当从该起始位的识别时刻起在第8个时钟脉冲TCLK采样的起始位的逻辑电平不是L电平时，将随后的数据采样中止，并重新开始对起始位的检测动作。进一步，接收部11a，当结束位的采样电平不是H电平时，使到此为止的采样数据全部无效。由此，可以防止接收因发送侧和接收侧的波特率不同等而引起的异常数据。接收部11a，如正常接收全部的起始位、8位数据、结束位，则将接收到的8位串行数据变换为并行数据，并作为并行接收数据RD输出到接收控制部12。
串行数据通信部11内的发送部11b，将从发送控制部13供给的并行发送数据TD变换为串行数据，同时在附加起始位、结束位后生成发送数据TXD，并以规定的波特率发送所生成的发送数据TXD。
图8是从装置本体控制部供给的各种命令的说明图。图8(a)示出当命令模式指定信号SEL为L电平时从装置本体控制部供给的8位定长命令。作为8位定长命令，使用断电处理、初始化、模式设定三种命令。断电处理命令，当记录装置1的电源断开时，请求将存储在各RAM17、18内的各种数据写入非易失性存储器4、5，并在写入结束后将对非易失性存储器4、5的所有输出初始化为接通电源后的复位状态。初始化命令，是请求将存储器访问控制部3内的全部电路初始化为接通电源后的复位状态的命令。模式设定命令，是设定命令模式指定信号SEL变为H电平时的动作模式的命令。模式设定命令以低位4位指定动作模式。例如，当低位4位为0010时，请求设定为动作模式2。
装置本体控制部2，通过利用4位的模式信息，可以管理从模式0到模式15的多个动作模式。例如，在模式0中，对记录装置的总体动作进行综合控制，在模式1中，进行打印数据的控制。在模式2中，通过存储器访问控制部对各非易失性存储器进行访问。在模式3中，进行记录头传感器系统的控制。而且，即使是将从装置本体控制部2侧发送的数据供给多个控制部(例如，喷墨控制部、滑架移动控制部、供纸控制部等)时，也可以通过指定动作模式而仅使符合动作模式的控制部根据从装置本体控制部2侧发送的数据进行动作。
在本实施形态中，存储器访问控制部3，构成为对2个非易失性存储器4、5进行访问。因此，通过设置多个存储器访问控制部3并对各个存储器访问控制部3分配不同的动作模式，可以对多个非易失性存储器进行访问。
例如，即使在结构上对青绿、浅青绿、品红、浅品红、黄、黑等各种颜色的墨水使用独立的墨盒并使每个墨盒备有一个非易失性存储器时，也可以用例如3个存储器访问控制部3对例如6个非易失性存储器进行访问。按照这种方式，可以很容易地利用动作模式扩展记录装置的结构。
图8(b)示出当命令模式指定信号SEL为H电平时从装置本体控制部供给的可变长命令。可变长命令，由多个字节构成。第1个字节，其高位4位是指定动作模式的数据，低位4位是指定该命令的字节长度的数据。在对存储器访问控制部3的命令中，作为动作模式，原则上指定模式2(0010)。低位4位的字节长度，是表示第2及其后字节的字节长度的数据(即表示除第1字节外的后续字节长度的数据)。
第2字节，其高位4位是指定命令的数据，低位4位是指定数据长度的数据。第2字节的高位4位以0000表示请求数据读出的命令，以1000表示请求数据写入的命令。第2字节的低位4位，当为请求数据写入的命令时，是指定在地址数据之后供给的写入数据的字节长度的数据，当为请求数据读出的命令时，是指定读出数据的字节长度的数据。在本实施形态中，可以通过1次的写入请求命令供给最多4字节的数据。
第3字节及第4字节，是指定请求读出或写入的地址的数据。这里，给出了用第3字节指定地址的低位8位、用第4字节指定地址的高位8位的例。因此，可以指定最多达16位宽的地址范围。另外，在本实施形态中作为数据读写对象的地址范围可以用8位的地址指定，所以，可以只使用地址数据的低位8位。这里所指定的地址，是RAM及控制寄存器的地址(不是指定非易失性存储器的地址)。
第5及其后的字节，用于指定写入数据。由第5字节指定的数据，写入由地址数据指定的地址，第6及其后字节的各数据，分别写入使由地址数据指定的地址逐步+1后的地址。
图9是接收控制部的方框结构图。接收控制部12，备有8组用于锁存从串行数据通信部11供给的8位并行接收数据RD的数据锁存电路12a～12h，同时，还备有根据命令模式指定信号SEL及接收数据RD控制接收数据RD对数据锁存电路的写入及向命令执行部14的传送的传送控制部12i。
传送控制部12i，当命令模式指定信号SEL为L电平时(即当为8位定长命令时)，将从串行数据通信部11供给的接收数据RD供给到命令执行部14。
传送控制部12i，当命令模式指定信号SEL为H电平时(即当为可变长命令时)，将从串行数据通信部11供给的接收数据RD存储在第1数据锁存电路12a内。然后，传送控制部12i，根据第1数据锁存电路12a存储的数据的低位4位识别可变长命令的命令长度。传送控制部12i，将从串行数据通信部11依次供给的接收数据依次存储在第2～第8数据锁存电路12a～12h内。传送控制部12i，如检测出由命令长度指定的字节部分的接收数据已存储在各数据锁存电路内，则将存储在各数据锁存电路内的一系列数据传送到命令执行部14，然后，将各数据锁存电路初始化，以备存储下一个可变长命令。
传送控制部12i，在接收由命令长度指定的字节数的数据之前，等待供给下一个接收数据。传送控制部12i，在接收到由命令长度指定的字节数的全部数据之前，如命令模式指定信号SEL变为L电平，则将已存储在各数据锁存电路内的全部数据初始化，以备接收下一个命令。因此，即使是在可变长命令的发送过程中，装置本体控制部2也可以通过使命令模式指定信号SEL变为L电平而将发送过程中的可变长命令取消。
图10是表示命令模式指定信号的切换时序的说明图。图10(a)示出接收数据RXD，图10(b)示出命令模式指定信号SEL。装置本体控制部2，在结束位与下一个起始位之间切换命令模式指定信号SEL的逻辑电平。
图9中示出的传送控制部12i，当由命令长度指定的字节数和由数据长度指定的字节数不一致时，使命令长度的指定优先。例如，当由命令长度指定了5字节部分的连续数据而由数据长度指定的数据的字节数为4字节时，在将2字节部分的数据分别存储在第5、第6数据锁存电路12e、12f内的时刻，判断一系列的可变长命令的接收已结束，并将各数据锁存电路存储的数据传送到到命令执行部14，以备存储下一个命令。
传送控制部12i，当后文所述的模式寄存器设定为动作模式2时，使模式寄存器所设定的动作模式2的指定优先，因而即使通过串行数据通信部11供给的动作模式(由存储在第1数据锁存电路12a内的接收数据的高位4位指定)指定的是与动作模式2不同的动作模式时，也作为动作模式2的命令(换句话说，作为对存储器访问控制部的命令)接收。
在本实施形态中，作为数据长度，可以设定1字节、2字节、4字节三种，并由4位数据指定数据长度。因此，当接收到指定上述三种以外的数据长度的数据时，数据长度的指定按4字节处理。具体地说，当作为数据长度供给了指定3字节或5～15字节的数据时，传送控制部12i，将数据长度判定为4字节。
另外，在本实施形态中，各RAM17、18及控制寄存器16的各地址，可以按8位指定。因此，只能由存储在第3数据锁存电路12c内的低位地址进行地址指定。所以，在结构上也可以无需将存储在第4数据锁存电路12d内的高位地址数据传送到命令执行部14。此外，在结构上也可以不设置第4数据锁存电路12d。在这种情况下，传送控制部12i，将从串行数据通信部11供给的高位地址接收数据废弃，并将继高位地址之后接着供给的数据存储在第5数据锁存电路12e内。
图6中示出的命令执行部14，当供给从接收控制部12接收到的命令时，解释并执行该命令。命令执行部14，当供给了模式设定命令时，将由该模式设定命令指定的动作模式的数据写入模式寄存器15。这里，将指示存储器访问控制动作模式的4位数据0010写入模式寄存器15。在模式寄存器15中设定的动作模式MD，供给到接收控制部12。
命令执行部14，当供给了初始化命令时，将复位信号产生请求供给复位电路部24，以产生复位信号RS。由此，对存储器访问控制部3内的各电路进行初始化(复位)。
命令执行部14，当从接收控制部12传送了可变长命令时，对该可变长命令的内容进行解释，从而对控制寄存器群16、第1RAM17、第2RAM18进行写入、读出等处理。
图11是表示可变长命令的规格及对其响应的规格的说明图。在图11中，在分类(a)内示出可变长命令(请求)的规格。在可变长命令中，有读出命令(READ)和写入命令(WRITE)。在模式项内，设定指定动作模式2的4位值(0010)。
在命令长度项内，用4位指定命令的字节长度。命令的4位值，用0000指示读出命令，用1000指示写入命令。数据长度，指定进行读出或写入的数据的字节数。该数据长度，可以设定为1字节、2字节、4字节。禁止0、3、5～15字节的设定。地址为16位，如图8所示，分成低位8位和高位8位进行指定。在本实施形态中，仅使用低位8位。在写入命令(WRITE)的情况下，以8位(字节)为单位设定应写入的数据。
在图11的分类(b)中，示出对读出命令的响应的规格。在模式项内，设定指定动作模式2的4位值(0010)。数据长度，指定根据读出命令进行响应的数据的字节数。该数据长度，可以设定为1字节、2字节、4字节。禁止0、3、5～15字节的设定。在数据项内，以8位(字节)为单位设定响应数据。
图12是表示控制寄存器群的内容和功能的说明图。控制寄存器群16，备有多个寄存器。在控制寄存器群16中，按十六进制表示法分配地址80～92。
地址80(十六进制表示法)，是非易失性存储器允许访问设定寄存器，所设定的数据为2位。对每个非易失性存储器(每个墨盒)分配1位。用低位位设定是否允许访问第1非易失性存储器，用高位位设定是否允许访问第2非易失性存储器。
当位值为0时，禁止访问非易失性存储器。在这种情况下，由输出控制部20按如下方式设定各端子。电源供给端子PW1、PW2，为不对非易失性存储器供给电源的断开状态，芯片选择信号输出端子CS1、CS2、时钟脉冲供给端子CK1、CK2、读出/写入信号输出端子RW1、RW2、数据输入输出端子IO1、IO2，全部为高阻抗状态。
当位值设定为1时，由输出控制部20将电源供给端子PW1、PW2设定为对非易失性存储器供给电源的接通状态。芯片选择信号输出端子CS1、CS2、时钟脉冲供给端子CK1、CK2、读出/写入信号输出端子RW1、RW2、数据输入输出端子IO1、IO2，为可由非易失性存储器写入读出控制部19控制的状态(激活状态)。
地址84(十六进制表示法)，是非易失性存储器允许读出设定寄存器，所设定的数据为2位。对每个非易失性存储器(每个墨盒)分配1位。用低位位设定是否允许对第1非易失性存储器进行读出，用高位位设定是否允许对第2非易失性存储器进行读出。当位值为0时不允许读出，当位值为1时允许读出。
地址85(十六进制表示法)，是非易失性存储器全区域读出设定寄存器。通过对该非易失性存储器全区域读出设定寄存器写入任意数据(通过从装置本体控制部2侧发出指定了非易失性存储器全区域读出设定寄存器的地址的写入命令)，可以通过非易失性存储器写入读出控制部19读出存储在非易失性存储器内的全部数据。但是，必须预先设定为允许访问非易失性存储器且设定为允许读出。
地址86(十六进制表示法)，是存储用于指示正在进行全区域读出的全区域读出忙标志的区域。非易失性存储器写入读出控制部19，在开始全区域读出动作之前将全区域读出忙标志设定为1，并在全区域读出动作结束的时刻将全区域读出忙标志设定为0。
地址88(十六进制表示法)，是非易失性存储器允许全区域写入设定寄存器，所设定的数据为2位。对每个非易失性存储器(每个墨盒)分配1位。用低位位设定是否允许对第1非易失性存储器进行全区域写入，用高位位设定是否允许对第2非易失性存储器进行全区域写入。当位值为0时不允许写入，当位值为1时允许写入。
地址89(十六进制表示法)，是非易失性存储器全区域写入设定寄存器。通过对该非易失性存储器全区域写入设定寄存器写入任意数据(通过对非易失性存储器全区域写入设定寄存器进行写入动作)，可以通过非易失性存储器写入读出控制部19将数据写入非易失性存储器内的全部区域。但是，必须预先设定为允许访问非易失性存储器且设定为允许全区域写入。
地址8A(十六进制表示法)，是存储用于指示正在进行全区域写入的全区域写入忙标志的区域。非易失性存储器写入读出控制部19，在开始全区域写入动作之前将全区域写入忙标志设定为1，并在全区域写入动作结束的时刻将全区域写入忙标志设定为0。
地址8C(十六进制表示法)，是非易失性存储器允许限定写入设定寄存器，所设定的数据为2位。对每个非易失性存储器(每个墨盒)分配1位。用低位位设定是否允许对第1非易失性存储器进行限定写入，用高位位设定是否允许对第2非易失性存储器进行限定写入。当位值为0时不允许限定写入，当位值为1时允许限定写入。
地址8D(十六进制表示法)，是非易失性存储器限定写入设定寄存器。通过对该非易失性存储器限定写入设定寄存器写入任意数据(通过对非易失性存储器限定写入设定寄存器进行写入动作)，可以通过非易失性存储器写入读出控制部19将数据写入非易失性存储器内的限定区域。但是，必须预先设定为允许访问非易失性存储器且设定为允许限定写入。
地址8E(十六进制表示法)，是存储用于指示正在进行限定写入的限定写入忙标志的区域。非易失性存储器写入读出控制部19，在开始限定写入动作之前将限定写入忙标志设定为1，并在限定写入动作结束的时刻将限定写入忙标志设定为0。
地址90(十六进制表示法)，是允许断电写入设定寄存器，所设定的数据为2位。对每个非易失性存储器(每个墨盒)分配1位。用低位位设定是否允许对第1非易失性存储器进行断电写入，用高位位设定是否允许对第2非易失性存储器进行断电写入。当位值为0时不允许断电写入，当位值为1时允许断电写入。
地址92(十六进制表示法)，是存储用于指示正在进行断电写入的断电写入忙标志的区域。非易失性存储器写入读出控制部19，在开始断电写入动作之前将断电写入忙标志设定为1，并在断电写入动作结束的时刻将断电写入忙标志设定为0。另外，非易失性存储器写入读出控制部19，在断电写入动作结束的时刻还将非易失性存储器允许访问设定寄存器的内容设定为初始值(所有的位为0)。
断电写入，根据图8(a)所示的断电处理命令执行。该断电写入，在从非易失性存储器的开头地址到预先设定的规定地址的限定地址范围上进行数据的写入。
如上所述，在从非易失性存储器的开头地址到预先设定的规定地址的范围上，存储着例如与墨水剩余量有关的数据等随着记录装置的使用状况而必需更新的数据。此外，在规定地址之后可以存储墨盒的制造条件数据等无需由用户侧更新的数据。因此，当在用户侧使用记录装置时，在非易失性存储器的限定地址范围上进行数据的更新。
图13是表示RAM的存储信息的说明图。各RAM17、18，采用8位×40字的结构。在本实施形态中，对第1RAM17按十六进制表示法分配地址00～27，对第2RAM18内按十六进制表示法分配地址40～67。
第1RAM17，与黑色墨盒所设有的第1非易失性存储器4对应设置。存储在第1非易失性存储器4内的各种信息(信息0～信息34)，通过非易失性存储器写入读出控制部19读出，并存储在第1RAM17内。
第2RAM18，与彩色墨盒所设有的第2非易失性存储器5对应设置。存储在第2非易失性存储器5内的各种信息(信息35～信息69)，通过非易失性存储器写入读出控制部19读出，并存储在第2RAM18内。
在图6所示的有效位长度数据表21内，预先登录着存储在非易失性存储器内的各信息的信息序号与数据位数之间的关系。此外，在该有效位长度数据表21内，还预先登录着控制寄存器群16内的各控制寄存器的地址与有效位长度之问的对应数据。进一步，在该有效位长度数据表21内，还预先登录着RAM17、18的地址与存储于该地址的数据的有效位长度之间的对应数据。
在信息 地址对应表26内，预先登录着各信息的信息序号与存储该信息的RAM的地址之间的对应关系。
非易失性存储器写入读出控制部19，通过参照有效位长度数据表21，按每个信息序号识别以位为单位从各非易失性存储器4、5读出的可变长数据。然后，非易失性存储器写入读出控制部19，当按每个信息序号区分的数据的位数小于8位时，对高位位追加0从而凑成8位的数据。而当按每个信息序号区分的数据的位数在9位以上时，将其区分为低位8位的数据及其余的数据，并当其余数据的位数小于8位时对高位位追加0从而凑成8位的数据。接着，非易失性存储器写入读出控制部19，参照信息地址对应表而将以8位为单位凑成的各信息写入RAM17、18的规定地址。
非易失性存储器写入读出控制部19，在将存储在各RAM17、18内的信息写回各非易失性存储器4、5时，进行与读出时相反的操作，从而生成以位为单位的可变长顺序数据。
输出控制部20，备有驱动各端子PW、CS、RW、CK的三态缓冲电路、与IO端子连接的双向缓冲电路、控制各三态缓冲器的输出状态的电路、根据对非易失性存储器4、5的访问状态及后文所述的测试模式切换各缓冲电路的输入信号的输出信号切换电路等(无论哪种电路都未示出)。
驱动电源供给端子PW1、PW2的三态缓冲电路，在结构上采用电流驱动能力大的型式。而且，在将控制寄存器群16内的允许访问设定寄存器设定为允许访问非易失性存储器的状态时，通过将电流驱动能力大的三态缓冲电路的输出驱动到H电平，可以从电源供给端子PW1、PW2向非易失性存储器4、5供给电源。
非易失性存储器写入读出控制部19，通过输出控制部20驱动各端子PW、CS、RW、CK、IO而访问非易失性存储器4、5。当从非易失性存储器4、5进行信息读出时，非易失性存储器写入读出控制部19，使芯片选择端子CS从L电平变为H电平，从而使非易失性存储器4、5变为可动作的状态，并通过将读出/写入信号输出端子RW设定为L电平而将非易失性存储器4、5设定为读出模式。接着，在经过了为确定非易失性存储器4、5的数据输出而需要的时间后，当通过取入数据输入输出端IO的逻辑电平而读取非易失性存储器4、5的开头地址的数据时，将用于使非易失性存储器的地址逐步递增的时钟脉冲供给到时钟脉冲供给端子CK，以使非易失性存储器的地址逐步递增，从而读取下一个地址的数据。将这种动作反复进行到非易失性存储器的最终地址，即可将存储在非易失性存储器内的数据全部读出。
当对非易失性存储器进行信息写入时，非易失性存储器写入读出控制部19，使芯片选择端子CS从L电平变为H电平，从而使非易失性存储器4、5变为可动作的状态，并通过将读出/写入信号输出端子RW设定为H电平而将非易失性存储器4、5设定为写入模式。接着，在将写入数据(H电平或L电平)输出到数据输入输出端IO的状态下，使时钟脉冲端子CK从L电平变为H电平。非易失性存储器4、5，在时钟脉冲信号从L电平变为H电平的时刻，取入数据并将其存储在存储单元的开头地址。然后，非易失性存储器写入读出控制部19，通过使时钟脉冲端子CK从H电平变为L电平而使非易失性存储器4、5内的地址逐步递增。接着，输出应存储在下一个地址的数据，并使时钟脉冲端子CK从L电平变为H电平，从而进行对下一个地址的写入。将这种动作反复进行到规定的地址。
另外，非易失性存储器写入读出控制部19，备有对第1非易失性存储器进行写入读出的电路部及对第2非易失性存储器进行写入读出的电路部，可以从2个非易失性存储器同时读出信息，或同时将信息写回。按照这种方式，能在短时间内完成从非易失性存储器4、5的读出及对非易失性存储器4、5的写入。
命令执行部14，当从接收控制部12供给可变长命令时，根据图8(b)所示的命令(第2字节的高位4位)识别是写入请求或是读出请求。这里，由4位构成的命令数据为0000时是读出请求，如为1000则是写入请求。当命令的数据既不是0000也不是1000时，命令执行部14将一系列的可变长命令废弃，并等待传送下一个命令。
命令执行部14，当供给了写入请求命令时，将第1个数据(由可变长命令的第5字节指定的数据)写入由低位地址指定的地址。当供给第2个数据时，将第2个数据(由可变长命令的第6字节指定的数据)写入使由低位地址指定的地址+1后的地址。当供给第3和第4个数据时，将第3和第4个数据(由可变长命令的第7字节、第8字节指定的数据)分别写入使由低位地址指定的地址+2、+3后的地址。
这里，命令执行部14，在将数据写入所指定的地址时，参照有效位长度数据表21确认存储于该地址的数据的有效位长度。然后，当超过了从装置本体控制部2供给的数据的有效位长度的高位位的值为1时，将超过有效位长度的高位位的值变更为0，并写入变更后的数据。例如，当对地址80(十六进制表示法)的允许访问设定寄存器供给写入8位数据11111111的命令时，命令执行部14，如根据有效位长度数据表21确认允许访问设定寄存器的有效位长度为2位，则通过将超过有效位长度的位的值变更为0而按00000011生成数据，并将所生成的数据00000011写入地址80(十六进制表示法)的允许访问设定寄存器。
命令执行部14，当供给了读出请求命令时，根据图8(b)所示的数据长度(第2字节的低位4位)识别读出请求的字节数。当读出请求的字节数为1字节时，命令执行部14，根据由低位地址指定的地址读出存储于该地址的数据。当读出请求的字节数为2字节时，命令执行部14，读出由低位地址指定的地址的数据及其下一个地址(指定地址+1)的数据。当读出请求的字节数为4字节时，命令执行部14，分别从由低位地址指定的地址、指定地址+1、+2、+3的各地址读出数据。
命令执行部14，将读出数据的字节长度数据供给发送控制部13，同时，将实际读出的数据供给发送控制部13。
图14是发送控制部的方框结构图。发送控制部13，备有5组数据锁存电路13a～13e，同时，还备有传送控制部13f。传送控制部13f，将动作模式(0010)存储在第1锁存电路13a的高位4位，并将数据长度(读出数据的字节长度)存储在低位4位。传送控制部13f，将从命令执行部14供给的第1～第4读出数据分别存储在第2～第5数据锁存电路13b～13e内。传送控制部13f，在根据指示数据长度的数据确认已凑成规定位数的数据后，将存储在各数据锁存电路13a～13e内的数据依次传送到串行数据通信部11。
图6所示的串行数据通信部11内的发送部11b，如上所述，将从发送控制部13依次传送的并行发送数据TD变换为串行数据后，发送到装置本体控制部2侧。
图15是表示串行通信数据的格式的说明图。图15(a)是表示发送小于8位的串行通信数据时的格式的说明图。如图15(ィ)所示，当存储在非易失性存储器内的信息为5位时，进行串行通信的数据，如图15(口)所示，对高位的3位插入0作为填充数据，从而作为1字节(8位)的数据发送。按照这种方式，将小于1字节的数据装在低位并使高位为0后发送。
图15(b)是表示发送超过8位的串行通信数据时的格式的说明图。如图15(ハ)所示，当存储在非易失性存储器内的信息为10位时，如图15(ニ))所示，将10位的数据分成2字节的数据进行发送。具体地说，先将10位数据的低位8位作为第1字节发送。然后，将10位数据的高位2位装在低位、再在高位位插入0作为填充数据，从而变换为8位(1字节)的数据，并将变换后得到的数据作为第2字节发送。
图6所示的复位电路部24，当通电复位信号RST的逻辑电平为L电平时，产生复位信号RS。根据该复位信号RS对存储器访问控制部3内的各电路部进行初始化(复位)。另外，当从命令执行部14供给复位信号产生请求时，该复位电路部24也产生复位信号RS。因此，装置本体控制部2，可以通过发送图8(a)所示的初始化命令而对存储器访问控制部3内的各电路部进行初始化。
振荡电路部23，利用晶体振子、陶瓷振荡器X等产生频率例如为16MHz的原始时钟脉冲信号。时钟脉冲生成部22，对原始时钟脉冲信号进行分频而生成频率例如为2MHz的时钟脉冲信号TCLK。此外，时钟脉冲生成部22，还生成各非易失性存储器4、5的时钟脉冲信号CK1、CK2。各非易失性存储器4、5的时钟脉冲信号CK1、CK2的周期，可以根据时钟脉冲周期选择信号ES的逻辑电平按2级切换。因此，可以适应写入时间不同的非易失性存储器。
输出控制部20，按如上所述的方式控制对非易失性存储器4、5的各信号输入输出端子的状态。测试用控制部25，用于测试该存储器访问控制部3的动作。当4位的测试用信号M1～M4全部被设定为L电平时，为通常的动作状态。如设定为其他条件，则进入测试模式，从而可以将包括寄存器、RAM内的数据等在内的内部电路的动作状态通过输出控制部20输出到各端子PW、CS、RW、IO、CK等。由此，可以很容易地确认内部电路的动作状态。
以下，说明上述结构的动作。装置本体控制部2，在使命令模式指定信号SEL为L电平的状态下，发送初始化命令。存储器访问控制部3接收初始化命令后，将全部电路初始化为与接通电源时相同的状态。接着，装置本体控制部2，发送模式设定命令，在存储器访问控制部3内的模式寄存器15中设定动作模式2。然后，装置本体控制部2，将命令模式指定信号SEL设定为H电平。
由于在模式寄存器15中设定了动作模式2，所以在命令模式指定信号SEL变为H电平之后即使从装置本体控制部2侧供给的命令中的动作模式不是2，存储器访问控制部3也能将其作为动作模式2的命令接收。
装置本体控制部2，通过依次发出写入命令，设定控制寄存器群16内的各控制寄存器的值并使存储器访问控制部3为可以访问非易失性存储器4、5的状态。然后，装置本体控制部2，发出指定了全区域读出控制寄存器的地址的写入命令。因此，非易失性存储器写入读出控制部19，读出存储在各非易失性存储器4、5内的各信息，并将读出的各信息存储在各RAM17、18内。
存储在各非易失性存储器4、5内的各信息，每个信息的位长不同。非易失性存储器写入读出控制部19，参照登录着图3所示内容的有效位长度数据表21而区分各信息。非易失性存储器写入读出控制部19，通过对缺少的位补入0而将小于8位的数据修正为8位的数据，并将超过8位的数据修正为2字节的数据。然后，非易失性存储器写入读出控制部19，参照登录着图3所示内容的信息地址对应表26而将以8位为单位修正后的数据存储于各RAM17、18的规定地址。因此，将存储在第1非易失性存储器4内的全部信息存储在第1RAM17内，并将存储在第2非易失性存储器4内的全部信息存储在第2RAM18内。
装置本体控制部2，可以通过指定各RAM17、18的地址并发出读出请求而得到例如与墨水剩余量有关的数据、墨盒使用开始年月、与墨水种类有关的数据等各种信息。此外，装置本体控制部2，还可以通过读出控制寄存器群16的内容而确认当前的设定状态。
装置本体控制部2，管理着随着打印动作的执行而使用的墨水量。而且，装置本体控制部2，通过发出写入与更新后的墨水剩余量有关的数据的请求，更新RAM17、18内的与墨水剩余量有关的数据。
装置本体控制部2，在将记录装置的电源关断以前，在使命令模式指定信号SEL为L电平的状态下，发送断电命令。当供给断电命令时，存储器访问控制部3将存储在RAM17、18内的数据写回到各非易失性存储器4、5。由此，将与更新后的墨水剩余量有关的数据存储在各非易失性存储器4、5内。在根据该断电命令对各非易失性存储器4、5的写回处理中，仅以设定于各非易失性存储器4、5的低序号侧地址的信息(图3所示的序号1～9，具体地说，为墨水剩余量数据等必需由用户侧更新的数据)为对象。因此，在短时间内即可完成对各非易失性存储器4、5的写回处理，而无需改写其他数据。
另外，通过从装置本体控制部2侧发出将允许限定写入命令写入图12所示的允许限定写入设定寄存器的命令，也可以进行对各非易失性存储器4、5的写回处理。
图16是表示应用了本发明的记录装置的喷墨式打印装置的打印机构部的结构的斜视图。图16中示出的喷墨式打印装置的打印机构部100，在结构上使滑架103通过定时带101与驱动电机102连接从而使滑架103在记录纸P的纸宽方向上往复移动。在滑架103上，形成备有黑色墨盒安放部104a及彩色墨盒安放部104b的托架104，并在滑架103的下面设置记录头105。
图17是将滑架分解为托架部和头部后示出的斜视图。与记录头105连通的墨水供给针106、107，垂直地嵌设在滑架103的底面上，使其位于装置的内侧(定时带101侧)。在形成托架104的垂直壁中，在靠近墨水供给针106、107侧并与其相对的垂直壁108的上端，安装着可以借助于轴109、110转动的杆111、112。位于杆111、112的自由端侧的壁113，在其底边部具有垂直部113a，并在其上部区域形成向上方展开的斜面部113b。
杆111、112，从轴109、110附近延伸形成分别大体上与杆111、112成直角的用于与后文所述的墨盒140、150上端的伸出部146、156啮合的凸出部114、115，并形成与在托架104的斜面部113b上形成的勾挂部116、117弹性啮合的钩形部118、119。
另外，如图20和图21所示，在杆111、112的背面(与墨盒140的盖体143相对的面)上，设置着弹性构件120、121。在将各墨盒140、150放置在正常位置时，该弹性构件120、121，弹压在与各墨盒140、150的至少墨水供给口144、154相对的区域上。
另外，在位于墨水供给针106、107侧的垂直壁108上，形成上部敞开的窗口122、123。在形成各窗口122、123的垂直壁122a、123a及底面122b、123b上，形成连续的沟槽122c、123c。然后，将各接点机构124、125插入并固定在该沟槽122c、123c内。
记录头105，通过按大致L字型形成的基台132的水平部133固定在托架104的底面上。在基台132的垂直壁134上，在与接点机构124、125相对的区域形成窗口135、136，电路基板130固定在其正面侧。
电路基板130，如图16所示，通过挠性电缆137与装置本体控制部2连接。在该电路基板130上安装着构成存储器访问控制部3的门阵列IC。
图18是墨盒的斜视图。图18(a)示出黑色墨盒140，图18(b)示出彩色墨盒150。各墨盒140、150，在按大致长方体形成的容器141、151内安放着浸含了墨水的多孔性体(图中未示出)，其上面用盖体143、153封住。
在容器141、151的底面上，形成有墨水供给口144、145，在将墨盒140、150安装在图16所示的托架104的各墨盒安装部140a、140b上时使其位置与墨水供给针106、107正好相对。此外，在墨水供给口144、145侧的垂直壁145、155的上端，整体形成着与杆111、112的凸出部114、115啮合的伸出部146、145。
黑色墨盒140的伸出部146，从一端到另一端形成为连续体。在伸出部146的下面与垂直壁145之间形成三角形的加强肋147。彩色墨盒150的伸出部156，单独形成并使其位于两侧。在伸出部156的下面与垂直壁155之间形成三角形的加强肋157。符号159，是防止误插入用的凹部。
在垂直壁145、155上，形成凹部148、158，使其位于墨盒140、150的宽度方向的中心，在形成凹部148、158的位置安装非易失性存储器电路基板131、131。
图19是表示非易失性存储器电路基板的结构的说明图。图19(a)是表示非易失性存储器电路基板131的表面侧结构的斜视图，图19(b)是表示非易失性存储器电路基板131的背面侧结构的斜视图，图19(c)是表示电极尺寸的说明图，图19(d)是表示电极与接点的接触状态的平面图。图19(e)是表示电极与接点的接触状态的侧面图。
如图19(a)所示，在非易失性存储器电路基板131的表面侧，在墨盒的插入方向(图中的上下方向)上按2排配置着多个电极160(160 1、160 2)，使其位置与接点机构124的接点形成构件129a、129b相对。
如图19(b)所示，在非易失性存储器电路基板131的背面侧，安装着非易失性存储器4、5的IC芯片161。IC芯片161的各端子(图中未示出)，分别通过图中未示出的配线图案及通孔等与各接点160电气连接。通过用抗墨性材料覆盖安装在非易失性存储器电路基板131上的非易失性存储器4、5的IC芯片161，可以保护IC芯片161。
如图19(C)所示，尺寸小的电极160 1，高度H1为1.8mm，宽度W1为1mm。尺寸大的电极160 2，高度H1为1.8mm，宽度W1为3mm。将各电极160的高度设定为即使安装在托架104上的墨盒140、150发生晃动也能与接点形成构件129a、129b可靠地接触。
在将墨盒140、150安装在托架104上的状态下，如图19(d)和图19(e)所示，接点机构124的上排侧的接点形成构件129a与上排侧的电极160 1接触，接点机构124的下排侧的接点形成构件129b与下排侧的电极160 1、160 2接触。
如图19(d)所示，有2个接点形成构件129b、129b与下排侧的大的电极160 2接触。于是，通过检测这2个接点形成构件129b、129b之间是否导通，即可判定是否安装了墨盒。
图19中的符号160T，是在各制造工序等中用于检验的电极。
在非易失性存储器电路基板131上，至少形成1个贯通孔131a和凹部(切口部)131b。
如图18所示，在墨盒140、150的垂直壁145、155上，设有与非易失性存储器电路基板131上的贯通孔131a和凹部(切口部)131b配合并用于定位的凸出部145a、145b、155a、155b。进一步，在垂直壁145、155上，还设有与非易失性存储器电路基板131的侧面弹性接触的肋缘或卡爪等伸出部145c、145d、155c、155d。
因此，在将非易失性存储器电路基板131压紧在墨盒140、150的垂直壁145、155上时，可以由定位用凸出部145a、145b、155a、155b将非易失性存储器电路基板131定位，同时，可以通过使非易失性存储器电路基板131与各伸出部145c、145d、155c、155d啮合而进行安装。
图20和图21是表示墨盒的安装过程的说明图。图20和图21示出黑色墨盒140的安装过程。如图20所示，在使杆111打开到大致垂直位置的状态下将墨盒140插入托架104时，设在墨盒104一端的伸出部146被111的凸出部114挡住，墨盒140的另一端，由托架104的斜面部113b支承保持。
当在这种状态下将杆111关闭时，如图21所示，凸出部114向下方转动，使墨盒140一边大致保持插入初期的姿态一边下降，从而使墨水供给口144与墨水供给针106的前端接触。
当杆111进一步转动时，通过弹性构件120按压墨盒140。由此，将墨水供给口144压套在墨水供给针106上。然后，当杆111压下到最后位置时，杆111在通过弹性构件120使墨盒140始终弹性地压向墨水供给针106侧的状态下固定在图17所示的勾挂部116上。
按照这种方式，能以一定的压力在使其墨水供给口144与墨水供给针106啮合的状态下将墨盒140弹性地压紧。因此，可以保持与墨水供给针106的气密性并能保持稳定的啮合状态，而不受因打印中的振动、记录装置的移动等而产生的冲击和振动的影响。
图22是表示非易失性存储器基板与接点机构的接点构成部件的接触状态的说明图。图22(a)示出墨盒140的墨水供给口144与托架104侧的墨水供给针106接触前的状态，图22(b)示出墨水供给口144已与墨水供给针106接触后的状态，图22(c)示出墨水供给针106已完全伸入墨水供给口144的状态(墨盒140已完全安装好的状态)。
如图22(c)所示，在墨盒140已完全安装好的状态下，非易失性存储器基板131上所设有的各端子(图中未示出)与接点机构124的接点形成构件129a、129b完全接触。各接点形成构件129a、129b的各自的另一侧的各接触部128a、128b，与安装了存储器访问控制部3的电路基板130上所设有的各端子(图中未示出)接触。由此，即可使非易失性存储器基板131上所设有的各端子与安装了存储器访问控制部3(图中未示出)的电路基板130的各端子通过各接点形成构件129a、129b分别电气接触。
在本实施形态中，作为记录装置，举例示出了喷墨式打印装置，但本发明的记录装置也可以应用于采用墨粉盒的激光打印装置，此外，本发明的记录装置，不仅可以应用于各种打印装置，而且也可以应用于备有墨盒更换型记录机构的传真装置或各种终端装置。进一步，在本实施形态中，示出了备有2个非易失性存储器的结构，但非易失性存储器也可以是一个。另外，也可以是能够由存储器访问控制部对3个以上的非易失性存储器的写入、读出进行控制的结构。
产业上的可应用性。
如上所述，本发明的记录装置，由于采用了通过存储器访问控制部对非易失性存储器进行写入和读出的结构，所以能减轻访问非易失性存储器时的装置本体控制部侧的处理。
另外，通过在结构上设置串行数据通信部并以串行方式进行装置本体控制部与存储器访问控制部之间的数据通信，可以减少装置本体控制部与存储器访问控制部之间的信号线数。
另外，通过设置随机存取存储器并将从非易失性存储器读出的数据全部存储在该随机存取存储器内以便响应来自装置本体控制部侧的数据读出请求而读出存储在随机存取存储器内的数据，可以对数据读出请求进行高速的响应。
进一步，装置本体控制部，在产生数据写入请求而将随机存取存储器内的数据更新后，可以通过产生对非易失性存储器的写入请求而将更新后的数据写入非易失性存储器。因此，即使有多项应更新的数据时，也能以1次的写入动作将多个数据写入非易失性存储器。
另外，在本发明的半导体装置中，由于在半导体基板上形成存储器访问控制部并使其集成电路化，所以能有助于记录装置的小型化。
进一步，在本发明的记录头装置中，由于将存储器访问控制部设置在备有用于安放记录材料存放盒的安装部的滑架上，所以很容易设置存储器访问控制部。
权利要求
1.一种墨盒，可拆卸地安装在打印机上而构成，其特征在于具有存储涉及上述墨盒的各种信息的非易失性存储器，上述各种信息的每一个具有各数据位数，并且上述各种信息的至少两种信息具有不同的数据位数；上述非易失性存储器具有用于上述各种信息的每一个的存储区域，各存储区域的存储容量与上述各种信息的各个的数据位相等，上述各种信息从而被位串行地存储。
全文摘要
一种墨盒，可拆卸地安装在打印机上而构成，其特征在于具有存储涉及上述墨盒的各种信息的非易失性存储器，上述各种信息的每一个具有各数据位数，并且上述各种信息的至少两种信息具有不同的数据位数；上述非易失性存储器具有用于上述各种信息的每一个的存储区域，各存储区域的存储容量与上述各种信息的各个的数据位相等，上述各种信息从而被位串行地存储。
文档编号B41J2/01GK1576024SQ2004100769
公开日2005年2月9日 申请日期2000年10月4日 优先权日1999年10月4日
发明者辻龙一 申请人:精工爱普生株式会社