专利名称：热敏头片的组合保护电路及热敏打印机的制作方法
技术领域：
本发明属于热敏打印机技术领域，具体地说，是涉及一种用于保护热敏打印机中 的热敏头片的组合保护电路设计。
背景技术：
目前的票据打印机通常都是热敏打印机，热敏头片是其内部的关键部件。针对热 敏头片的加热工作原理，在处于加热过程中的热敏头片，如果出现某些软件或者硬件异常 不能有效控制加热结束，则将直接出现一个无限制热源。因为是一个持续发热的过程，因此 随着热量的积累，一定会给打印机带来不可预料的灾难后果。在常规的一些针对热敏头片的保护电路设计中，采用较多的方法是借助热敏头片 内部封装的热敏电阻来检测热敏头片的温度，并将温度检测值定时地反馈给系统CPU/MCU。 当系统CPU/MCU判断热敏头片的当前温度超过限定阈值时，关断施加到热敏头片的输入电 源，以控制热敏头片停止工作，实现保护。在输入电源的控制电路设计中，通常采用一颗场 效应开关管MOSFET连接在输入电源与热敏头片的供电端口之间，通过系统CPU/MCU控制 MOSFET导通或者关断来实现对输入电源选通的控制。在实际应用过程中，由于MOSFET需要 开关大电流，也是一个极易损坏的器件，因此，一旦MOSFET发生击穿短路故障，则系统便无 法对热敏头片进行控制，也就无法实现对热敏头片的保护。因此，这种传统的设计方式虽然 硬件成本较低，但是整机可靠性较差。当然，对于现有的某些热敏打印机系统来说，也有通过在系统内部的软/硬件中 设计看门狗功能来防止程序当掉，进而确保系统CPU/MCU能够对热敏头片进行准确控制。 但是，由于系统失效的原因复杂多样，因此这种方法通常仅能作为一种廉价的解决方案来 使用，对于要求高可靠性的场合并不适用。
发明内容
本发明为了解决现有针对热敏头片的保护电路可靠性低的问题，提供了 一种热敏 头片的组合保护电路，采用多种保护手段相结合的方式共同对热敏头片施加保护，从而显 著提高了整个系统的可靠性。为解决上述技术问题，本发明采用以下技术方案予以实现—种热敏头片的组合保护电路，包括CPU和连接在热敏头片的供电端口、用于控 制热敏头片上电/断电的电源控制电路；为了实现对热敏头片的双重保护，在热敏头片的 总输出有效控制端口上还进一步连接有可编程逻辑单元，在所述可编程逻辑单元中配置有 分频定时/计数器，所述可编程逻辑单元在分频定时/计数器计数到达设定值时，若仍未接 收到CPU发出的清空或者预置指令，则向热敏头片的总输出有效控制端口输出无效电平， 控制热敏头片停止加热。进一步的，所述可编程逻辑单元连接CPU，在接收到CPU发出的清空或者预置指令 时，对分频定时/计数器的计数值进行清空或者预置处理。
又进一步的，在所述可编程逻辑单元中配置有清空/预置寄存器，CPU通过总线对 所述清空/预置寄存器的各位进行配置，进而通过所述清空/预置寄存器对分频定时/计 数器的计数值进行清空或者预置。再进一步的，在所述可编程逻辑单元中配置有定时控制寄存器，接收CPU发出的 计数方式配置数据，进而控制所述分频定时/计数器进行递加计数或者递减计数。更进一步的，在所述可编程逻辑单元中还配置有溢出控制寄存器，连接所述的分 频定时/计数器，在分频定时/计数器计数到达设定值而溢出时，输出低电平信号至所述热 敏头片的总输出有效控制端口。优选的，所述可编程逻辑单元连接外部有源振荡器，通过外部有源振荡器向所述 的分频定时/计数器提供计数时钟；所述分频定时/计数器由32位D触发器串联构成。其中，所述可编程逻辑单元可以是FPGA或者CPLD。为了实现对热敏头片的第三重保护，通过所述CPU输出的用于触发热敏头片的m 组触发信号均由CPU输出的一路单稳态触发逻辑信号进行牵制；当CPU运行程序正常时，定 时触发所述的单稳态触发逻辑信号使其保持稳态输出，以确保所述的m组触发信号能够对 应输出至热敏头片的m组触发信号端口；反之，将热敏头片的m组触发信号端口置为无效状 态，控制热敏头片停止加热；所述m为自然数。进一步的，所述CPU通过单稳态触发逻辑电路，依据逻辑要求输出所述的单稳态 触发逻辑信号，并传输至m组与门的其中一路输入端，所述的m组触发信号经反相器取反 后，对应传输至所述m组与门的另外一路输入端，所述m组与门的输出端各自经一反相器与 热敏头片的m组触发信号端口对应连接。基于上述热敏头片组合保护电路，本发明又提供了一种基于所述组合保护电路设 计的热敏打印机，通过对热敏打印机中的热敏头片施加多重保护，以确保热敏头片的安全 运行。即一方面在热敏头片的供电端口连接电源控制电路，通过控制热敏头片上电或者断 电，来改变热敏头片的工作状态；另一方面，在热敏头片的总输出有效控制端口上同时设置 可编程逻辑单元，通过硬件守护逻辑确保在系统程序出错时能够控制热敏头片停止加热， 实现对热敏头片的保护。具体来讲，可以利用可编程逻辑单元内部配置的分频定时/计数 器进行计时，当程序运行正常时，CPU定时发出清空/预置指令，对分频定时/计数器的计 数值进行清空或者预置处理，以避免其计数达到设定值而产生溢出；而当系统程序失效时， 由于此时的CPU无法正常输出清空/预置指令，当分频定时/计数器计数到达设定值时，则 向热敏头片的总输出有效控制端口输出无效电平，进而控制热敏头片停止加热，防止在系 统程序失控状况下热敏头片遭受损坏。与现有技术相比，本发明的优点和积极效果是本发明采用组合保护策略对热敏 头片的控制进行牵制，使用可编程逻辑电路实现一个硬件的守护逻辑，一旦系统没有对守 护逻辑进行预先设定的解锁操作，则守护逻辑可以立即触发保护信号，控制热敏头片停止 加热，以防止在系统程序失控或者部分硬件损坏时造成热敏头片的损坏，或者因为热敏头 片无限制持续加热而引发起火的危险。同时，再配合对热敏头片输入电源的保护逻辑或者 进一步使用单稳态触发逻辑来牵制输出到热敏头片的触发信号，从而在增加很少硬件开销 的基础上使得整个系统的可靠性显著提高。结合附图阅读本发明实施方式的详细描述后，本发明的其他特点和优点将变得更
4加清楚。
图1是本发明所提出的热敏头片组合保护电路的系统整体架构图；图2是图1中可编程逻辑单元的内部组建示意图；图3是图2中分频定时/计数器的一种实施例的电路原理图；图4是图1中单稳态触发逻辑电路II的电路原理图；图5是图1中组合逻辑电路的一种实施例的电路原理图。图6是热敏头片内部加热驱动片的逻辑电路具体实施例方式下面结合附图对本发明的具体实施方式
作进一步详细地说明。本发明为了保证在系统程序失控的状态下仍能对热敏头片进行有效保护，在保留 传统的输入电源保护逻辑的基础上，在热敏头片的总输出有效控制端口 B. E. 0上增加一级 硬件守护逻辑，以对系统程序的运行状况进行监控，一旦系统没有在规定的时间内对所述 硬件守护逻辑进行预先设定的解锁操作，则守护逻辑立即触发保护信号，控制热敏头片停 止加热，以实现对热敏头片的保护。具体设计方法可以在热敏头片的总输出有效控制端口 B. E. 0上连接一个与系统 CPU/MCU连接通信的可编程逻辑单元，并在其内部配置分频定时/计数器。根据系统程序的 运行周期设定合适的定时时间(所述定时时间应大于系统程序的运行周期)，即计数设定 值。当系统程序当掉，无法在规定的时间内向可编程逻辑单元提供清空或者预置指令时，则 分频定时/计数器一直计数，直到达到设定值而产生溢出信号。此时，可编程逻辑单元认为 系统程序失控，向热敏头片的总输出有效控制端口 B. E.0输出使其无效的电平信号，控制 热敏头片停止加热，以免造成损坏。反之，若系统程序运行正常，则CPU/MCU会在分频定时 /计数器计数到达设定值之前，对分频定时/计数器的计数值进行清空或者预置操作，使其 不会出现计数到达设定值的情况，由此，可编程逻辑单元向热敏头片的总输出有效控制端 口 B. E.0保持输出有效电平，控制热敏头片持续工作。下面以热敏打印机为例，通过一个具体的实施例来详细阐述所述热敏头片组合保 护电路的具体组建结构及其工作原理。实施例一，本实施例为了实现对热敏头片的保护，首先在热敏头片的供电端口 VPP 上连接电源控制电路，如图1所示，可以具体由单稳态触发逻辑电路I和MOSFET电源控制 电路组建而成。当热敏头片工作在正常温度范围内时，热敏打印机中的CPU/MCU输出有效 电平的电源控制信号INIT_PRN#至单稳态触发逻辑电路I，经脉冲展宽处理后，生成用于 驱动MOSFET电源控制电路动作的控制信号POWER，控制MOSFET场效应管闭合，以连通系 统电源与热敏头片供电端口 VPP的连接通路，使热敏头片上电运行。而当热敏头片温度过 高时，系统CPU/MCU通过采集封装在热敏头片中的热敏电阻反馈的检测信号感知这一状 况，进而输出无效电平状态的电源控制信号INIT_PRN#通过单稳态触发逻辑电路I控制 MOSFET场效应管断开，切断系统电源为热敏头片的供电，使热敏头片断电，停止运行，避免 事故发生。
此种保护形式只有在打印机系统程序运行正常时才能确保对热敏头片的有效保 护，一旦系统程序当掉，系统CPU/MCU便无法正常地输出电源控制信号INIT_PRN#，因而对 热敏头片的保护也就无从谈起。为了增强对热敏头片的保护，摆脱对系统程序运行状况的依赖，本实施例又提出 了以下硬件守护逻辑。参见图1所示，B. E. 0为热敏头片中加热驱动片的总输出有效控制端口，高电平有 效，用于对热敏头片中各加热点是否加热进行总体控制。若B. E. 0端口被置为无效的低电 平信号，则热敏头片中的各加热点均停止加热，打印机不进行打印。利用热敏头片的这一特性，本实施例在热敏头片的总输出有效控制端口 B. E. 0上 连接一个可编程逻辑单元。所述可编程逻辑单元可以采用现场可编程门阵列FPGA或者复 杂可编程逻辑器件CPLD等芯片实现，内部具有可编程特性，使用硬件描述语言来实现硬件 守护逻辑功能。其内部的所有Flip-Flop寄存器映射在系统CPU/MCU的内存空间，CPU/MCU 通过总线来实现对FPGA或CPLD中各寄存器的读写和控制，对硬件守护逻辑的操作如同读 写内存一样方便、快捷。在可编程逻辑单元内部配置有3个寄存器和一个定时/计数器，参见图2所示，具 体为清空/预置寄存器、定时控制寄存器、溢出控制寄存器和分频定时/计数器。外部的有 源振荡器可以经过32位的分频，通过设置分频因子和递加计数或递减计数控制位，实现多 种时间间隔的定时/计数的输出。在本实施例中，所述分频定时/计数器的位数可以结合 有源振荡器的频点、计时时间等综合考虑，本实施例以32位的分频定时/计数器为例进行 后续的说明。硬件守护逻辑相关的寄存器列表如下表一所示
权利要求
一种热敏头片的组合保护电路，包括CPU和连接在热敏头片的供电端口、用于控制热敏头片上电/断电的电源控制电路；其特征在于在热敏头片的总输出有效控制端口上连接有可编程逻辑单元，在所述可编程逻辑单元中配置有分频定时/计数器，所述可编程逻辑单元在分频定时/计数器计数到达设定值时，若仍未接收到CPU发出的清空或者预置指令，则向热敏头片的总输出有效控制端口输出无效电平，控制热敏头片停止加热。
2.根据权利要求1所述的热敏头片的组合保护电路，其特征在于所述可编程逻辑单 元连接CPU，在接收到CPU发出的清空或者预置指令时，对分频定时/计数器的计数值进行 清空或者预置处理。
3.根据权利要求2所述的热敏头片的组合保护电路，其特征在于在所述可编程逻辑 单元中配置有清空/预置寄存器，CPU通过总线对所述清空/预置寄存器的各位进行配置， 进而通过所述清空/预置寄存器对分频定时/计数器的计数值进行清空或者预置。
4.根据权利要求3所述的热敏头片的组合保护电路，其特征在于在所述可编程逻辑 单元中配置有定时控制寄存器，接收CPU发出的计数方式配置数据，进而控制所述分频定 时/计数器进行递加计数或者递减计数。
5.根据权利要求4所述的热敏头片的组合保护电路，其特征在于在所述可编程逻辑 单元中还配置有溢出控制寄存器，连接所述的分频定时/计数器，在分频定时/计数器计数 到达设定值而溢出时，输出低电平信号至所述热敏头片的总输出有效控制端口。
6.根据权利要求1至5中任一项所述的热敏头片的组合保护电路，其特征在于所述 可编程逻辑单元连接外部有源振荡器，通过外部有源振荡器向所述的分频定时/计数器提 供计数时钟；所述分频定时/计数器由32位D触发器串联构成。
7.根据权利要求6所述的热敏头片的组合保护电路，其特征在于所述可编程逻辑单 元为FPGA或者CPLD。
8.根据权利要求1至5中任一项所述的热敏头片的组合保护电路，其特征在于通过 所述CPU输出的用于触发热敏头片的m组触发信号均由CPU输出的一路单稳态触发逻辑信 号进行牵制；当CPU运行程序正常时，定时触发所述的单稳态触发逻辑信号保持稳态输出， 以使所述的m组触发信号对应输出至热敏头片的m组触发信号端口 ；反之，将热敏头片的m 组触发信号端口置为无效状态；所述m为自然数。
9.根据权利要求8所述的热敏头片的组合保护电路，其特征在于所述CPU通过单稳 态触发逻辑电路，依据逻辑要求输出所述的单稳态触发逻辑信号，并传输至m组与门的其 中一路输入端，所述的m组触发信号经反相器取反后，对应传输至所述m组与门的另外一路 输入端，所述m组与门的输出端各自经一反相器与热敏头片的m组触发信号端口对应连接。
10.一种热敏打印机，包括热敏头片，其特征在于还包括如权利要求1至9中任一项 权利要求所述的热敏头片的组合保护电路。
全文摘要
本发明公开了一种热敏头片的组合保护电路，包括CPU和连接在热敏头片的供电端口、用于控制热敏头片上电/断电的电源控制电路；为了实现对热敏头片的多重保护，在热敏头片的总输出有效控制端口上还进一步连接有可编程逻辑单元，在所述可编程逻辑单元中配置有分频定时/计数器，所述可编程逻辑单元在分频定时/计数器计数到达设定值时，若仍未接收到CPU发出的清空或者预置指令，则向热敏头片的总输出有效控制端口输出无效电平，控制热敏头片停止加热。本发明采用组合保护策略对热敏头片的控制进行牵制，可以防止在系统程序失控或者部分硬件损坏时造成热敏头片的损坏，实现对热敏打印机的有效保护。
文档编号B41J2/375GK101954798SQ201010243259
公开日2011年1月26日 申请日期2010年7月30日 优先权日2010年7月30日
发明者袁德玲 申请人:青岛海信智能商用设备有限公司