专利名称：具有电容耦合的电平移位电路的制作方法
技术领域：
本发明揭示一种用于视频驱动电路的电平移位电路，尤指一种具有电容耦合的电平移位电路。
背景技术：
现代电子计算器系统里，无论是传统的阴极射线屏幕(CRT)或是液晶屏幕(LCD)，均会发生程度不一的电平偏移。其中，CRT屏幕的体积庞大，且表面通常会稍微弯曲；LCD屏幕则是较轻薄，且具有平坦的表面。由于LCD屏幕与CRT屏幕在尺寸上不同导致LCD屏幕的重量一般较CRT屏幕更轻，而且在装货的过程中，LCD屏幕也会较CRT屏幕更容易运送与保持安全。
由于LCD屏幕与CRT屏幕在生产技术上的差异，对于改善LCD屏幕与CRT屏幕的电路结构的需求也更为迫切。请参考图1，其为现有技术的水平驱动电路结构100的流程图。图1所示的水平驱动电路结构100揭示于Yoshiharu Nakajima的美国发明专利US6,664,943一案中。为了简单说明，图1中图标出一条路径以表示水平驱动电路结构100的操作流程。水平驱动电路结构100包含有水平电平缓存器101、第一闩定电路102、第二闩定电路103、电平偏移器104、数字至模拟转换器(DAC)105、以及有效像素区106，其中第一闩定电路102也为取样电路。水平电平缓存器101的输出端输出取样脉冲至第一闩定电路102，且第一闩定电路102根据该取样脉冲对数字输入信号Vin做取样，并储存与数字输入信号Vin相关的数据。为了配合数字至模拟转换器105的操作，电平偏移器104用来扩大数字输入信号Vin的输入电压范围。举例来说，当数字输入信号Vin原来的电压范围在0至1.8伏特或是0至3伏特时，电平偏移器104将会扩大数字输入信号Vin的电压范围到0至9伏特，甚至是调整到-3至6伏特。
请参考图2，图2为现有技术中第一闩定电路20与第二闩定电路22的示意图。有关图2所示的现有技术揭示于Yoshiharu Nakajima在2004年五月刊的SID symposium Digest of Technical Papers中的第35章，第864～867页中所发表的论文。在现有技术中，以上所述电平偏移器104的功能可通过图2所示的第一闩定电路20以及第二闩定电路22来加以实施。第一闩定电路20正向的将数字输入信号Vin的电压范围由0至3伏特增加到0至6伏特。第二闩定电路22接着再将数字输入信号Vin的电压范围由0至6伏特增加到-3至6伏特。虽然图2所示的电路结构可用来取代电平移位电路104，然而第一闩定电路20以及第二闩定电路22却消耗了比电平移位电路104更多的电能。这是因为当第一闩定电路20扩大数字输入信号Vin的电压范围到0至6伏特时，第一闩定电路20会产生额外的直流电流。同理，当第二闩定电路22扩大数字输入信号Vin的范围到-3至6伏特时，第二闩定电路22也会产生额外的直流电流，使得第一闩定电路20与第二闩定电路22消耗更多的电能。
发明内容
为解决上述现有技术能耗较高的问题，本发明提供一种可应用于液晶显示屏幕(LCD)的电平移位电路。
本发明提供一种具有电容耦合的电平移位电路，该电平移位电路包含有第一输入端、第二输入端、电容、第一开关、第二开关、以及第三开关。该第一开关耦接于该第一输入端以及该电容的第一端。该第二开关耦接于该第二输入端以及该电容的第一端。该第三开关耦接于该第一输入端以及该电容的第二端。
本发明还提供一种可降低功率消耗的驱动电路，包含有移位缓存器、第一闩定电路、第二闩定电路、以及数字至模拟缓存器。该第一闩定电路耦接于该移位缓存器。前段所述的电平移位电路耦接于该第一闩定电路。该第二闩定电路耦接于该移位缓存器。该数字模拟转换器耦接于该第二闩定电路。
本发明提供另一种电平移位电路，该电平移位电路包含有电容、第一开关、第二开关、以及第三开关。该第一开关耦接于反相器的输出端以及该电容的第一端。该第二开关耦接于该反相器的输入端以及该电容的第一端。该第三开关选择性的耦接于该反相器的输出端以及该电容的第二端。
本发明具有降低能耗的优点。
图1为现有技术中水平驱动电路结构的流程图。
图2为现有技术提供的电平移位电路的示意图。
图3、图5、图6、及图7为根据本发明的各实施例所揭示的电平偏移电路的示意图。
图4为图3所示的取样信号以及输出使能信号的波形示意图。
其中，附图标记说明如下Vin 数字输入信号Vout输出电压SP 取样信号S’ 输入端OE 输出使能信号C 电容101 水平电平缓存器102、20、310、510 第一闩定电路103、22、320、520 第二闩定电路104、300、500 电平移位电路105 数字至模拟转换器106 有效像素区301、501输入开关302、502第二开关303、503第三开关311、511闩定反相器312、512输出反相器313、513取样开关314、514闩定使能开关321、521闩定反相器
322、522输出反相器324、523闩定使能开关340、540输出使能开关具体实施方式
请参考图3，图3为根据本发明的第一实施例所示可应用于LCD的电平移位电路300的示意图。如图3所示，电平移位电路300耦接于第一闩定电路310与第二闩定电路320之间。第一闩定电路310包含有两个闩定反相器311、以及输出反相器312。同理，第二闩定电路320还包含有两个闩定反相器321、以及输出反相器322。第一闩定电路310另包含有取样开关313以及闩定使能开关314，其中取样开关313以及闩定使能开关314的导通与否均由取样信号SP控制。取样开关313为N型金属氧化物半导体(NMOS)晶体管，并接收数字输入信号Vin。闩定使能开关314为P型金属氧化物半导体(PMOS)晶体管。第二闩定电路320另包含闩定使能开关324，且闩定使能开关324也为P型金属氧化物半导体晶体管。电平移位电路300包含有输入开关301、电容C、第二开关302、以及第三开关303。输入开关301耦接于第一闩定电路310的输出反相器312的输出端。电容C耦接于输入开关301。第二开关302耦接于电容C的第一端，与电平偏移电路300的第二输入端，其中该第二输入端如图3所示，为电平偏移电路300包含的接地端。第三开关303耦接于电容C的第二端与第一闩定电路310的输出反相器312的输出端之间。第一闩定电路310的输出反相器312的输出端为电平移位电路300的第一输入端。输出使能开关340耦接于电容C的第二端以及第二闩定电路320之间，且输出使能开关340由输出使能信号OE控制导通与否。输入开关301、第二开关302、第三开关303、以及闩定使能开关324均由输出使能信号OE控制导通与否。如图3所示，输入开关301以及输出使能开关340均为N型金属氧化物半导体晶体管，且第二开关302与第三开关303均为P型金属氧化物半导体晶体管。
为了详述图3所示的电平移位电路300的操作，请参考图4。图4为图3所示的取样信号SP以及输出使能信号OE的波形示意图。取样信号SP预设处于高电位以使能取样开关313，使得数字输入信号Vin的电位能传送给第一闩定电路310。当取样信号SP转换为低电位时，取样开关313处于关闭状态(disable)，且闩定使能开关314此时处于使能状态。因此，数字输入信号Vin的极性被反转了两次，并维持于第一闩定电路310的输出反相器312的输出端，最后并由电平移位电路300所接收。在本实施例中，第一闩定电路310可操作于与数字输入信号Vin相同的电压范围。换句话说，若数字输入信号Vin的电压范围位于0至3伏特，则第一闩定电路310也会操作于0至3伏特，而与现有技术中第一闩定电路20的操作电压范围位于0至6伏特的状况完全不同。因此在本发明中，消耗于第一闩定电路的额外直流电流会变小。
请再次参考图4，因为输出使能信号OE的初始电位预设为低电位，因此，当数字输入信号Vin的电位传送至第一闩定电路310的输出反相器312的输出端时，此电位随即经由电平移位电路300的第三开关303传送至电容C的第二端。电容C的第一端经由第二开关302接地，且第二开关302也由输出使能信号OE所驱动。当数字输入信号Vin处于高电位时，在电容C的第二端至第一端将产生电位差。而当输出使能信号OE处于高电位时，第二开关302以及第三开关303处于关闭状态，而数字输入信号Vin的电位也传送至电容C的第一端。当数字输入信号Vin再次处于高电位时，本来为接地的电容C的第一端开始充电至数字输入信号Vin的电位。当电容C的第一端开始充电时，为了维持上述电容C的第二端与第一端之间的电位差，电容C的第二端的电位会被同步提升。当电容C的第一端达到与数字输入信号Vin相同的电位时，电容C的第二端的电位会等于电平移位电压，且该电平移位电压的电位为数字输入信号Vin的电位的两倍。此电平移位电压经由输出使能开关340传送至第二闩定电路320，最后并变为第二闩定电路320输出端的输出电压Vout，如图3所示。此时，输出使能信号OE处于低电位，电容C的第一端与第二端均开始放电，第二闩定电路320继续维持输出电压Vout的电位。当数字输入信号Vin处于低电位，例如说是0伏特时，则输出电压Vout也会维持在0伏特。因此，本发明的第一实施例提供电平移位，例如由0～3伏特变化至0～6伏特的电平移位，并可减低电平移位电路与第一闩定电路所消耗的功率。
请参考图5，图5为根据本发明的第二实施例所揭示的可应用于LCD的电平偏移电路500的示意图。电平移位电路500耦接于第一闩定电路510与第二闩定电路520之间。第一闩定电路510包含有两个闩定反相器511以及输出反相器512。同理，第二闩定电路520还包含有两个闩定反相器521以及输出反相器522。第一闩定电路510另包含有由取样信号SP控制其关闭或使能状态的取样开关513。取样开关513为N型金属氧化物半导体晶体管，并用来接收数字输入信号Vin。第二闩定电路520另包含有闩定使能开关524，其以P型金属氧化物半导体晶体管实施。电平偏移电路500包含有输入开关501，耦接于第一闩定电路510的输出反相器512的输出端；电容C，耦接于输入开关501；第二开关502，耦接于第二输入端以及电容C的第一端之间，其中第二输入端为输出反相器512的输入端；以及第三开关503，耦接于电容C的第二端以及第一闩定电路510的输出反相器512的输出端之间。输出使能开关540耦接于电容C的第二端以及第二闩定电路520之间，并由输出使能信号OE控制关闭与使能状态。输入开关501、第二开关502、第三开关503以及闩定使能开关524均由输出使能信号OE控制使能与否。其中，输入开关501以及输出使能开关540均为N型金属氧化物半导体晶体管，而第二开关502以及第三开关503为P型金属氧化物半导体晶体管。
根据图4的波形示意图，可以清楚描述电平移位电路500的操作。请再次参考图4。取样信号SP的预设电位为高电位，以使能取样开关513，使得数字输入信号Vin的电压传送至第一闩定电路510。而当取样信号SP处于低电位时，取样开关513处于关闭状态。因此，数字输入信号Vin的电位被反转了两次，并暂时维持于第一闩定电路510的输出反相器512的输出端，以被电平移位电路500接收。在本实施例中，第一闩定电路510可与数字输入信号Vin操作于相同的电压范围。换句话说，当数字输入信号Vin的电压范围为0至3伏特时，第一闩定电路510也会操作于相同的电压范围，亦即0至3伏特。因此，与现有技术中第一闩定电路20的操作电压范围落于0至6伏特是完全不同的。通过本发明所揭示的电平移位电路，可降低消耗于第一闩定电路的直流电流。
请再次参考图4。因为输出使能信号OE预设处于低电位，当数字输入信号Vin的电位传送至第一闩定电路510的输出反相器512的输出端时，该电位随即经由电平移位电路500的第三开关503传送至电容C的第二端。相对于先前所述本发明的该第一实施例，本发明的第二实施例对该第一实施例做了一些改进。在本发明的该第二实施例中，经由第二开关502，电容C的第一端的电位会经由充电与放电的方式，调整至与数字输入信号Vin电位相反的电位，其中第二开关502也由输出使能信号OE使能或关闭。在本发明的第一实施例中，当数字输入信号Vin处于高电位时，，电容C的第二端到第一端会产生电位差。然而，在本发明的第二实施例中，当数字输入信号Vin处于低电位时，电容C的第一端到第二端也会产生电位差。若输出使能信号OE处于高电位时，第二开关502以及第三开关503处于关闭状态，于是数字输入信号Vin的电位传送至电容C的第一端。接着当数字输入信号Vin转换至高电位时，原先处于低电位的电容的第一端会开始充电，以达到与数字输入信号Vin相同的电位。当电容C的第一端开始充电时，为了维持电容C的第二端到第一端之间的电位差，电容C的第二端的电位必须同步上升。当电容C的第一端充电至与数字输入信号Vin相同的电位时，电容C的第二端的电位为数字输入信号Vin的电压的两倍，亦即为电平移位电压。当数字输入信号Vin处于低电位时，电容C的第一端便由初始的高电位开始放电至与数字输入信号Vin相同的低电位。当电容C的第一端放电时，为了维持电容C自第一端到第二端之间的电位差，电容C的第二端的电位必须同步下降。如此一来，电容C的第二端的电位为其原具有的低电位再减去电位差，其中该电位差等于电容C第一端未放电前的电位减去数字输入信号Vin的电位，于是电容C第二端的电位远比原来的低电位还要小。该电平移位电压经由输出使能开关540传送至第二闩定电路520，且可作为第二闩定电路520输出端的输出电压Vout。此时，输出使能信号OE处于低电位，电容C的第一端与第二端开始放电，并通过第二闩定电路520维持输出电压Vout。依图5所示的电平移位电路500，若数字输入信号Vin处于低电位，比如说0伏特，且反转电压为高电位，比如说3伏特，则该输出电压Vout的电位将会降到-3伏特。因此，本发明的第二实施例也提供电平移位，比如说自0～3伏特转变至-3～6伏特，并可减少电平移位电路与第一闩定电路所消耗的功率。
请参考图6，图6为根据本发明的第三实施例所揭示的可应用于LCD的电平偏移电路的示意图。在此不再赘述上文所提及的内容，只提出该第三实施例与本发明的第二实施例的最大不同点。该不同点为第三开关503耦接于电容C的第二端与取样开关513的输出端，也就是第一闩定电路510的输入端。
请参考图7，图7为根据本发明的第四实施例所揭示的可应用于LCD的电平偏移电路的示意图。在该第四实施例中，第三开关503耦接于电容C的第二端与输入端S’之间。输入端S’的状态与电平移位电路500的第二输入端(如图所示，该第二输入端位于输出反向器512的输入端)不同。换句话说，当电平移位电路500的第二输入端处于高电位时，比如说3.3伏特，则输入端S’处于低电位，比如说0伏特；或者是，当电平移位电路500的第二输入端处于低电位时，比如说0伏特，则输入端S’处于高电位，比如说3.3伏特。图6所示本发明的第三实施例即为该第四实施例的其中一种实施方式。任何根据电平移位电路500的第二输入端的状态不同于输入端S’的事实所产生的实施例，均应属本发明的涵盖范围，其中输入端S’即为电平移位电路500的第三输入端。
上述本发明的实施例所应用的P型金属氧化物半导体晶体管与N型金属氧化物半导体晶体管均可各自被替换为N型金属氧化物半导体晶体管及P型金属氧化物半导体晶体管。同理，取样信号SP与输出驱动信号OE在本发明的实施也可由高电位使能替换为低电位使能。当然，其它种类的晶体管也可应用于本发明的所有实施例，比如说BJT晶体管。应用本发明所揭示的电平移位电路时于LCD显示器时，薄膜晶体管为较佳的实施用元件。上文所述的第二开关302、502以及第三开关303、503的使能与关闭状态也可通过取样信号SP来控制。上述对于本发明的实施例所做的合理组合与元件替换均应归纳于本发明的范围。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求范围所做的等同变化与修改，均应属本发明的涵盖范围。
权利要求
1.一种具有电容耦合的电平移位电路，包含有电容；第一输入端；第二输入端；第一开关，耦接于该电容的第一端以及该第一输入端；第二开关，耦接于该第二输入端以及该电容的该第一端；以及第三开关，该第三开关的一端耦接于该电容的第二端。
2.如权利要求1所述的电平移位电路，其中该第二输入端接地。
3.如权利要求1所述的电平移位电路，其中该第一开关为N型金属氧化物半导体晶体管，该第二开关为P型金属氧化物半导体晶体管，该第三开关为P型金属氧化物半导体晶体管，该第一、第二、以及第三开关的栅极均耦接于同一点。
4.如权利要求1所述的电平移位电路，其中该第三开关的另一端耦接于输入端，该输入端具有与该第一输入端实质上相同的电压。
5.如权利要求1所述的电平移位电路，其中该第三开关的另一端耦接于该第一输入端。
6.一种具有电容耦合的电平移位电路，包含有电容；第一开关，耦接于第一反相器的输出端，以及该电容的第一端；第二开关，耦接于该第一反相器的输入端，以及该电容的第一端；以及第三开关，该第三开关的一端耦接于该电容的第二端。
7.如权利要求6所述的电平移位电路，其中该第一开关为N型金属氧化物半导体晶体管，该第二开关为P型金属氧化物半导体晶体管，第三开关为P型金属氧化物半导体晶体管，该第一、第二、以及第三开关的栅极均耦接于同一点。
8.如权利要求6所述的电平移位电路，其中该第三开关的另一端耦接于输入端，该输入端的信号与该第一反相器的输入端的信号为反相。
9.如权利要求6所述的电平移位电路，其中该第三开关的另一端耦接于该第一反相器的输出端。
10.如权利要求6所述的电平移位电路，其中该第二开关的另一端耦接于第二反相器的输出端，该第三开关的另一端耦接于该第二反相器的输入端。
全文摘要
为解决现有技术能耗较高的问题，本发明提供一种使用电容耦合对信号进行电平偏移的电平移位电路，用于视频驱动电路。该电平移位电路包含电容、输出开关、第二开关、以及第三开关。该电容耦接于该电平移位电路的第一输入端以及该电容的第一端。该第二开关耦接于该电平移位电路的第二输入端以及该电容的第一端。该第三开关耦接于该电平移位电路的第一输入端以及该电容的第二端。本发明具有降低能耗的优点。
文档编号G09G3/36GK101055707SQ200710101079
公开日2007年10月17日 申请日期2007年4月26日 优先权日2006年10月13日
发明者郭俊宏 申请人:友达光电股份有限公司