专利名称：包括图像信号处理器和图像插值芯片的显示装置的制作方法
技术领域：
本发明涉及显示装置，更具体地，涉及包括图像信号处理器的显示装置，所述图像 信号处理器可使用用于输出低速图像信号的图像插值芯片输出高速图像信号。
背景技术：
为了提高显示装置的显示质量，正在开发一种将用于对对象的运动进行补偿的插 值帧插入到原始帧之间的技术。通常，显示装置以每秒60帧提供图像信息。然而，上述技 术使显示装置能够产生用于插值帧的图像信息，从而以每秒120帧显示图像。
为了实现该技术，显示装置一般包括输出插入了插值帧的n倍(其中，n是整数) 速图像信号的图像插值芯片。因此，由于增加了插入到原始帧之间的插值帧的数量，故充分 增强了显示装置的显示质量。然而，需要输出插入了更多数量的插值帧的高速图像信号的 图像插值芯片。结果，开发输出高速图像信号的图像插值芯片所需的时间和成本大量增加。
发明内容
本发明的示例性实施例提供了一种包括图像信号处理器的显示装置，所述图像信 号处理器可使用用于输出低速图像信号的图像插值芯片输出高速图像信号。
根据本发明的示例性实施例，显示装置包括显示面板，包括像素并且被划分为第 一显示区域和第二显示区域；第一图像插值芯片，接收原始图像信号并输出第1/4插值帧、 第l/2插值帧和第3/4插值帧中的一个以及原始图像信号的先前第(n-l)帧，所述第1/4 插值帧、第l/2插值帧和第3/4插值帧中的一个被插入到原始图像信号的先前第(n-l)帧 与原始图像信号的当前第n帧之间；第二图像插值芯片，接收原始图像信号并输出第l/4插 值帧、第1/2插值帧和第3/4插值帧中的两个；第一时序单元，从第一图像插值芯片接收所 述第1/4插值帧、第1/2插值帧和第3/4插值帧中的一个以及先前第(n-l)帧，并将第一四 倍速图像信号输出到第一显示区域中的像素；第二时序单元，从第二图像插值芯片接收所 述第1/4插值帧、第1/2插值帧和第3/4插值帧中的两个，并将第二四倍速图像信号输出到 第二显示区域中的像素。第一时序单元将与所述第1/4插值帧、第1/2插值帧和第3/4插 值帧中的一个以及先前第(n-l)帧相应的数据发送到第二时序单元，第二时序单元将与所 述第1/4插值帧、第1/2插值帧和第3/4插值帧中的两个相应的数据发送到第一时序单元。
根据本发明的示例性实施例，显示装置包括显示面板，包括像素；图像插值单 元，接收原始图像信号并输出原始图像信号的先前第(n-l)帧以及被插入在原始图像信号 的第(n-l)帧与当前第n帧之间的第1/4插值帧、第1/2插值帧和/或第3/4插值帧；一个 或多个时序单元，在一个时间段期间同时接收先前第(n-l)帧、第1/4插值帧、第1/2插值 帧和第3/4插值帧，基于先前第(n-l)帧的灰度等级与当前第n帧的灰度等级之间的关系来校正的先前第(n-1)帧、第1/4插值帧、第1/2插值帧和第3/4插值帧的灰度等级，以分 别输出校正的先前第(n-1)帧、校正的第1/4插值帧、校正的第1/2插值帧和校正的第3/4 插值帧，连续地重新排列校正的先前第(n-l)帧、校正的第1/4插值帧、校正的第1/2插值 帧和校正的第3/4插值帧，并在时间段期间输出校正的先前第(n-l)帧、校正的第1/4插值 帧、校正的第1/2插值帧和校正的第3/4插值帧。所述一个或多个时序单元使用相同的存 储器来校正当前第n帧的灰度等级并连续地重新排列校正的先前第(n-l)帧、校正的第1/4 插值帧、校正的第1/2插值帧和校正的第3/4插值帧。 根据本发明的示例性实施例，驱动显示装置的方法包括准备包括像素的显示面 板，其中，显示面板包括第一显示区域和第二显示区域；使用第一图像插值芯片接收原始图 像信号；使用第一图像插值芯片将第1/4插值帧、第1/2插值帧和第3/4插值帧中的一个插 入到原始图像信号的先前第(n-l)帧与原始图像信号的当前第n帧之间；将第l/4插值帧、 第l/2插值帧和第3/4插值帧中的一个以及原始图像信号的先前第(n-l)帧从第一图像插 值芯片输出到第一时序单元；使用第二图像插值芯片接收原始图像信号；将第1/4插值帧、 第1/2插值帧和第3/4插值帧中的两个从第二图像插值芯片输出到第二时序单元；使用第 一时序单元将第一四倍速图像信号输出到第一显示区域中的像素；使用第二时序单元将第 二四倍速图像信号输出到第二显示区域中的像素；将与所述第1/4插值帧、第1/2插值帧和 第3/4插值帧中的一个以及先前第(n-l)帧相应的数据从第一时序单元发送到第二时序单 元；将与所述第1/4插值帧、第1/2插值帧和第3/4插值帧中的两个相应的数据从第二时序 单元发送到第一时序单元。第一时序单元和第二时序单元包括时序芯片、第一时序存储器 和第二时序存储器。
通过参照附图对本发明的示例性实施例进行的更详细的描述，本发明的上述和其 他方面、特点和优点将会变得更加清楚，其中 图1是根据本发明的显示装置的示例性实施例的框图； 图2是包括在图1中示出的显示装置的显示面板的示例性实施例中的像素的等效 电路图； 图3是图1中示出的显示装置的信号控制器的示例性实施例的框图； 图4A是示出包括在图3中示出的信号控制器的原始图像信号中的帧的信号时序
图； 图4B是示出包括在图3中示出的信号控制器的四倍(4x)速图像信号中的帧的信 号时序图； 图5是图3中示出的信号控制器的图像信号处理器的示例性实施例的框图；
图6A是图5中示出的图像信号处理器的第一图像插值芯片的示例性实施例的框 图； 图6B是图5中示出的图像信号处理器的第二图像插值芯片的示例性实施例的框 图； 图7是图1中示出的显示装置的框图，用于解释通过使用图5中示出的图像信号 处理器的第一图像插值芯片和第二图像插值芯片的每一个来计算运动矢量的处理的示例性实施例； 图8是用于解释使用通过使用图5中示出的图像信号处理器的第一图像插值芯片 和第二图像插值芯片的每一个计算的运动矢量来产生插值帧的处理的示例性实施例的信 号时序图； 图9是图5中示出的图像信号处理器的图像信号时序单元的示例性实施例的框 图； 图10是用于解释图9中示出的图像信号时序单元的第一时序芯片和第二时序芯 片的示例性实施例之间的数据交换的信号时序图； 图11是用于解释使用图9中示出的图像信号时序单元的第一时序芯片和第二时 序芯片来校正当前帧的灰度等级的处理的示例性实施例的信号时序图；
图12是示出由图9中示出的图像信号时序单元的第一时序芯片和第二时序芯片 校正之前的帧与校正之后的帧之间的关系的框图； 图13是用于解释第一时序芯片和第二时序芯片的到图9中示出的图像信号时序
单元的存储器的读取操作和从所述存储器的写入操作的信号时序图； 图14是用于解释图13中示出的写入操作的示例性实施例的信号时序图； 图15A和图15B是用于解释图13中示出的读取操作的示例性实施例的信号时序
图；和 图16是包括在图9中示出的图像信号时序单元的第一时序芯片和第二时序芯片 中的线存储器的示例性实施例的示图。
具体实施例方式
以下将参照示出本发明的示例性实施例的附图对本发明进行更充分的描述。然 而，本发明可以以多种不同形式实施，而不应理解为局限于在此阐述的示例性实施例。更确 切地，提供这些示例性实施例从而本公开将是彻底和完整的，并将本发明的范围完全传达 给本领域的技术人员。附图中的相同标号始终表示相同的部件。 应该理解当元件被称为"在"另一元件时，该元件可直接地在另一元件或可在他们
中间出现中间元件。相反，当元件被称为"直接在"另一元件时，不存在中间元件。如在此
使用的，术语"和/或"包括一个或多个关联列出的项的任何或所有组合。 应该理解，虽然术语"第一"、"第二"、"第三"等会在这里被使用以描述各种元件、
组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应被这些术语限制。
这些术语仅用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分。因此，在不脱离本发明的教导的情况下，以下讨论的第一元件、第一组件、第一区域、第一层
或第一部分可以被称作第二元件、第二组件、第二区域、第二层或第二部分。 在此使用的术语的目的仅仅是描述具体的实施例，而不应作为示例实施例的限
制。除非上下文另外明确指出，如在此使用的单数形式"一"、"一个"和"该"也意味着包括
复数形式。还应该理解当在此使用术语"包含"和/或"包括"时，指定陈述的特性、区域、
整体、步骤、操作、元件和/或组件的存在，但并不排除一个或多个其他特性、区域、整体、步
骤、操作、元件、组件和/或及其组的存在或添加。 此外，可在此使用诸如"下"或"底部"和"上"或"顶部"的相关术语以描述如附图中示出的一个元件与其他元件的关系。应该理解，除了附图中描述的方位之外，相关术语还 包括装置的不同方位。例如，如果其中一个附图中的装置翻转，则被描述为在其他元件"下" 边的元件会随后被描述为在其他元件"上"边。因此，根据附图的具体方位，示例性术语"下" 可包括"下"和"上"的两个方位。相似地，如果其中一个附图中的装置翻转，则被描述为在 其他元件"之下"的元件会随后被描述为在其他元件"之上"。因此，示例性术语"之下"或 "之上"可包括之下和之上的两个方位。 除非另外限定，在此使用的所有术语(包括技术术语和科学术语)具有与本发明 所属领域的普通技术人员的通常理解的含义相同的含义。还应该理解，除非在此特别定义， 诸如在通常使用的词典中定义的术语应该被解释为具有与相关领域的语境中的含义一致 的含义，不会被解释为理想或过于形式的含义。 参照作为本发明的理想化实施例的原理图的截面图描述本发明的示例性实施例。 这样，可以预期作为例如制造技术和/或公差的结果的示图形状的变化。因此，本发明的 实施例不应被理解为局限于在此示出的区域的形状，还应包括由例如制造引起的形状的偏 差。例如，被示出或被描述为平坦的区域还可具有粗糙和/或非线性特征。此外，示出的锐 角可以是钝角。因此，附图中示出的区域本质上是示意性的，他们的形状不是为了示出区域 的精确形状，也不是为了限定本发明的范围。 以下，将参照附图对本发明的示例性实施例进行更详细的描述。
图1是根据本发明的显示装置10的示例性实施例的框图。图2是在图1中示出
的显示装置10的显示面板300中包括的像素PX的等效电路图。 参照图l，根据示例性实施例的显示装置10包括显示面板300、信号控制器600、栅 极驱动器400、数据驱动器500和灰度级电压产生器700。 根据示例性实施例的显示面板300包括栅极线Gl到Gl、数据线Dl到Dm和像素 PX。如图1所示，栅极线G1到G1以基本上是行的第一方向上延伸，且基本上彼此平行，数 据线D1到Dm以基本上是列的基本上与第一方向垂直的第二方向上延伸，且基本上彼此平 行。在示例性实施例中，可由栅极线G1到G1与数据线D1到Dm交叉的区域来定义像素PX。 栅极驱动器400将栅极信号发送到栅极线Gl到Gl ，数据驱动器500将图像数据电压发送到 数据线Dl到Dm。像素PX响应于图像数据电压来显示图像。 如以下将详细描述的，信号控制器600将第一四倍("4x")速图像信号IDAT#1和 第二四倍速图像信号IDAT#2输出到数据驱动器500，数据驱动器500可输出与第一 4x速图 像信号IDAT#1和第二 4x速图像信号IDAT#2相应的图像数据电压。如以下将详细描述的， 显示面板300的像素PX响应于第一 4x速图像信号IDAT#1和第二 4x速图像信号IDAT#2 来显示图像，像素PX显示与第一 4x速图像信号IDAT#1和第二 4x速图像信号IDAT#2相应 的图像。 如图1中所示，根据示例性实施例的显示面板300被划分为第一显示区域DPR I 和第二显示区域DPR II。第一4x速图像信号IDATftl被提供到第一显示区域DPR I中的像 素PX，第二4x速图像信号IDATft2被提供到第二显示区域DPR II中的像素PX。包括在第 一显示区域DPR I中的像素PX可响应于第一4x速图像信号IDATftl来显示与第一4x速图 像信号IDAT#1相应的图像，而包括在第二显示区域DPR II中的像素PX可响应于第二4x 速图像信号IDAT#2来显示与第二 4x速图像信号IDAT#2相应的图像。
显示面板300可被划分为多个显示块DB(图7)，每个显示块DB包括以例如具有列 和行的基本上矩阵模式排列的多个像素PX。将参照图7对显示块DB进行更详细的描述。
现参照图2，每个像素PX 1可被连接到例如第i (其中i = 1到1)栅极线Gi和第 j (其中j = 1到m)数据线Dj。此外，每个像素PX可包括连接到第i栅极线Gi和第j数 据线Dj的切换装置Qp、液晶电容Clc和连接到切换装置Qp的存储电容Cst。液晶电容Clc 可包括两个电极，例如，放置在第一衬底100上的像素电极PE和放置在第二衬底200上的 公共电极CE以及介于像素电极PE与公共电极CE之间的液晶分子150。颜色滤波器CF可 被放置在与公共电极CE和/或像素电极PE邻近的区域中。 再次参照图1 ，信号控制器600接收原始图像信号RGB和用于控制显示原始图像信 号RGB的外部控制信号，并输出第一 4x速图像信号IDAT#1和第二 4x速图像信号IDAT#2、 栅极控制信号C0NT1和数据控制信号C0NT2。在示例性实施例中，原始图像信号RGB具有第 一图像频率，第一 4x速图像信号IDAT#1和第二 4x速图像信号IDAT#2的每一个具有第二 图像频率。在示例性实施例中，第二图像频率是第一图像频率的四倍。例如，当原始图像信 号RGB具有60Hz的频率时，第一 4x速图像信号IDAT#1和第二 4x速图像信号IDAT#2的每 一个具有240Hz的频率。 在示例性实施例中，信号控制器600接收原始图像信号RGB并输出第一 4x速图像 信号IDAT#1和第二 4x速图像信号IDAT#2。信号控制器600还可从外部源(未示出)接收 外部控制信号并产生栅极控制信号C0NT1和数据控制信号C0NT2。外部控制信号可包括例 如垂直同步信号Vsync、水平同步信号Hsync、主时钟信号Mclk和数据使能信号DE。栅极控 制信号C0NT1控制栅极驱动器400的操作，数据控制信号C0NT2控制数据驱动器500的操 作。将参照图3对信号控制器600进行更详细的描述。 栅极驱动器400从信号控制器600接收栅极控制信号C0NT1并将栅极信号发送到
栅极线G1到G1。在示例性实施例中，栅极信号可包括由开/闭栅极电压产生器(未示出)
提供的开栅极(gate-on)电压Von和/或闭栅极(gate-off)电压Voff 。 数据驱动器500从信号控制器600接收数据控制信号C0NT2并对数据线Dl到Dm
施加与第一4x速图像信号IDAT#1和第二4x速图像信号IDATft2相应的图像数据电压。可
由灰度级电压产生器700提供与第一 4x速图像信号IDAT#1和第二 4x速图像信号IDAT#2
相应的图像数据电压。 根据示例性实施例的灰度级电压产生器700基于第一 4x速图像信号IDAT#1和第 二4x速图像信号IDAT#2的灰度等级将驱动电压AVDD划分为多个图像数据电压，并将图像 数据电压提供给数据驱动器500。灰度电压产生器700例如可包括被施加驱动电压AVDD的 在节点之间彼此电串联连接的电阻以及地源(ground source)，但可选的示例性实施例不 限于此。因此，灰度级电压产生器700划分驱动电压AVDD的电平并产生灰度级电压。灰度 级电压产生器700的内部电路布置不限于上述的示例性实施例，并可被以可选示例性实施 例的各种方式实施。 图3是在图1中示出的显示装置10中包括的信号控制器600的示例性实施例的 框图。图4A是示出在图3中示出的信号控制器600的原始图像信号RGB中包括的帧的信 号时序图，图4B是示出在图3中示出的信号控制器600的 倍(4x)速图像信号IDAT#1和 IDAT#2中包括的帧的信号时序图。
参照图3，信号控制器600包括图像信号处理器600_1和控制信号产生器6002。
为了实质上提高根据示例性实施例的显示装置10的显示质量，图像信号处理器 600_1在原始帧之间插入已经补偿其对象OBJ的运动的插值帧，并输出具有其间插入有插 值帧的原始帧。例如，图像信号处理器600_1可接收原始图像信号RGB并输出第一 4x速图 像信号IDAT#1和第二 4x速图像信号IDAT#2。如上所述，原始图像信号RGB具有第一信号 频率，第一 4x速图像信号IDAT#1和第二 4x速图像信号IDAT#2的每一个具有是第一图像 频率的四倍的第二图像频率。 现将参照图4A和图4B对原始图像信号RGB以及第一 4x速图像信号IDAT#1和第 二 4x速图像信号IDAT#2进行更详细的描述。参照图4A和图4B，原始图像信号RGB可具 有60Hz的频率，第一 4x速图像信号IDAT#1和第二 4x速图像信号IDAT#2的每一个可具有 240Hz的频率。在图4A和图4B中，通过标号"frml"表示原始图像信号RGB的先前帧(例 如，第(n-1)帧)，通过标号"frm2"表示原始图像信号RGB的例如第(n_l)帧随后的或与第 (n-1)帧邻近的当前帧(例如，第n帧)。 在图4A中，以1/60秒的间隔输出每个具有对象OBJ的包括在原始图像信号RGB中 的帧。在图4B中，以1/240秒的间隔输出包括在第一 4x速图像信号IDAT#1和第二 4x速图 像信号IDAT#2中每一个中的帧。第一4x速图像信号IDAT#1和第二4x速图像信号IDAT#2 每一个可包括插入在原始图像信号RGB的先前帧与当前帧(例如，分别是第(n-1)帧frml 和第n帧frm2)之间的第1/4插值帧、第1/2插值帧和第3/4插值帧。
如图4B所示，分别以标号"frml. 25"、"frm1. 5"和"frm1. 75"标记第1/4插值帧、 第1/2插值帧和第3/4插值帧。第1/2插值帧frml. 5被插入在第(n_l)帧frml与第n帧 frm2之间的中间，第1/4插值帧frm1. 25被插入在第(n-l)帧frml与第1/2插值帧frm1. 5 之间的中间，第3/4插值帧frm1. 75被插入在第1/2插值帧frml. 5与第n帧frm2之间的中 间。当如上所述插值帧(诸如，插值帧frml. 25、 frml. 5和frml. 75)被插入在原始帧(诸 如，帧frml和frm2)之间时，可实质上提高根据示例性实施例的显示装置10的显示质量。
以下将参照图5对图像信号处理器600_1进行更详细的描述。
再次参照图3，控制信号产生器600_2从外部源(未示出)接收外部控制信号(诸 如，数据使能信号DE、水平同步信号Hsync、垂直同步信号Vsync和主时钟信号Mclk)，并输 出栅极控制信号C0NT1和数据控制信号C0NT2。 栅极控制信号C0NT1控制栅极驱动器400的操作。栅极控制信号C0NT1可包括例 如用于启动栅极驱动器400的垂直启动信号STV、用于确定何时输出开栅极电压Von的栅极 时钟信号CPV和用于确定开栅极电压Von的脉冲宽度的输出使能信号0E。数据控制信号 C0NT2控制数据驱动器500的操作。数据控制信号C0NT2可包括例如用于启动数据驱动器 500的水平启动信号STH和用于指示图像数据电压的输出的输出指令信号TP。
图5是图3中示出的信号控制器600的图像信号处理器600_1的示例性实施例的 框图。参照图5，图像信号处理器600_1包括图像插值单元(图5中未单独标记)、图像信 号转发器610和图像信号时序单元640。在示例性实施例中，图像插值单元包括第一图像插 值芯片620、第二图像插值芯片630、第一帧率补偿("FRC")存储器628和第二 FRC存储器 638。 图像信号转发器610接收原始图像信号RGB并将原始图像信号RGB传送到第一图像插值芯片620和第二图像插值芯片630。 包括在原始图像信号RGB中的先前帧(例如，第(n-1)帧frml)被存储在第一FRC 存储器628和第二 FRC存储器638中。 图像插值单元接收原始图像信号RGB并输出被插入在原始图像信号RGB的第 (n-1)帧frml与第n帧frm2之间的第1/4插值帧frml. 25、第1/2插值帧frml. 5和第3/4 插值帧frml.75，并且输出第(n_l)帧frml。 这里，第一图像插值芯片620和第二图像插值芯片630接收与第(n_l)帧frml和 第n帧frm2相应的原始图像信号RGB并输出具有至少一个插值帧的两倍("2x")速图像 信号。 第一图像插值芯片620可从图像信号转发器610接收与当前帧(例如，第n帧 frm2)相应的原始图像信号，并可从第一FRC存储器628读取与先前帧(例如，第(n_l)帧 frml)相应的原始图像信号。因此，第一图像插值芯片620接收与第(n_l)帧frml和第n 帧frm2相应的原始图像信号RGB。 相似地，第二图像插值芯片630可从图像信号转发器610接收与当前帧(例如，第 n帧frm2)相应的原始图像信号，并可从第二FRC存储器638读取与先前帧(例如，第(n_l) 帧frml)相应的原始图像信号。结果，第二图像插值芯片630接收与第(n_l)帧frml和第 n帧frm2相应的原始图像信号RGB。 第一图像插值芯片620和第二图像插值芯片630输出与第(n_l)帧frml、第1/2 插值帧frml. 5、第1/4插值帧frml. 25和第3/4插值帧frml. 75中不同的两个相应的图像 信号。仍然参照图5，第一图像插值芯片620输出包括插值帧(例如，第(n-1)帧frml和第 1/2插值帧frml. 5)的两个帧。此外，第二图像插值芯片630可输出两个不同的插值帧，例 如第1/4插值帧frml. 25和第3/4插值帧frml. 75。 图像信号时序单元640可从第一图像插值芯片620和第二图像插值芯片630接收 四个帧(例如，第(n-1)帧frml、第1/4插值帧frml. 25、第1/2插值帧frml. 5和第3/4插 值帧frml. 75)，并将第一 4x速图像信号IDAT#1和第二 4x速图像信号IDAT#2传送到数据 驱动器500 (图1)。 图像信号时序单元640基于先前第(n-1)帧的灰度等级与当前第n帧的灰度等 级之间的关系来校正所述从第一图像插值芯片620和第二图像插值芯片630接收的四个 帧(例如，第(n-1)帧frml、第1/4插值帧frml. 25、第1/2插值帧frml. 5和第3/4插值帧 frml. 75)的每一个的灰度等级。此外，图像信号时序单元640输出四个校正的帧(例如， 校正的第(n-1)帧frml'、校正的第1/4插值帧frml. 25'、校正的第1/2插值帧frml. 5' 和校正的第3/4插值帧frml. 75')作为第一 4x速图像信号IDAT#1和第二 4x速图像信号 IDATft2，所述四个校正帧每个具有校正系数。也就是说，由图像信号时序单元640提供的第 一 4x速图像信号IDAT#1和第二 4x速图像信号IDAT#2两者的每一个的每一帧可具有校正 系数。以下将参照图9对图像信号时序单元640进行更详细的描述。 图6A是图5中示出的图像信号处理器600的第一图像插值芯片620的示例性实 施例的框图，图6B是图5中示出的图像信号处理器600的第二图像插值芯片630的示例性 实施例的框图。 参照图6A和图6B，第一图像插值芯片620和第二图像插值芯片630可通过将先前第(n-1)帧frml与当前第n帧frm2进行比较来计算相同对象OBJ的运动矢量MV，并基于 由第一图像插值芯片620和/或第二图像插值芯片630计算的运动矢量MV来输出插值帧 (例如，第1/4插值帧frml. 25、第1/2插值帧frml. 5和第3/4插值帧frml. 75)。
第一图像插值芯片620可包括亮度/色度分离器622、运动矢量检测器624和插值 图像产生器626。相似地，第二图像插值芯片630可包括亮度/色度分离器622、运动矢量 检测器624和插值图像产生器636。 第一图像插值芯片620和第二图像插值芯片630的亮度/色度分离器622可将与 先前第(n-1)帧frml和当前第n帧frm2的每一个相应的图像信号分离为第一亮度分量 brl、第二亮度分量br2和色度分量(未示出)。图像信号的亮度分量，例如第一亮度分量 brl和第二亮度分量br2的每一个具有亮度信息，相应的色度分量具有颜色信息。
第一图像插值芯片620和第二图像插值芯片630的运动矢量检测器624通过将先 前第(n-l)帧frml与当前第n帧frm2进行比较来计算相同对象OBJ的运动矢量MV。例如， 运动矢量检测器624可接收与先前第(n-l)帧frml相应的图像信号的第一亮度分量brl 和与当前第n帧frm2相应的图像信号的第二亮度分量br2，并基于此计算相同对象OBJ的 运动矢量MV。 在示例性实施例中，运动矢量MV是表示包含在图像中的对象OBJ的运动的物理 量。更具体地，运动矢量检测器624可分析先前第(n-l)帧frml的图像信号的第一亮度分 量brl和第n帧frm2的图像信号的第二亮度分量br2，并确定具有预定量的匹配亮度分布 的第(n-l)帧frml和第n帧frm2的各个区域是否与显示相同对象OBJ的位置相应。基于 先前第(n-l)帧frml与当前第n帧frm2之间的对象OBJ的运动，运动矢量检测器624提 取对象OBJ的运动矢量MV，这将在以下参照图7进行更详细的描述。 第一图像插值芯片620的插值图像产生器626通过使用由运动矢量检测器624计 算的运动矢量MV来计算第1/2插值帧frm1. 5中的对象0BJ的位置。此外，第二图像插值芯 片630的插值图像产生器636可通过使用由运动矢量检测器624计算的运动矢量MV来计 算第1/4插值帧frml. 25和第3/4插值帧frml. 75中的对象OBJ的位置。第一图像插值芯 片620的插值图像产生器626可输出第(n-l)帧frml和第1/2插值帧frml. 5，第二图像插 值芯片630的插值图像产生器636可输出第1/4插值帧frml. 25和第3/4插值帧frml. 75。
在示例性实施例中，第一图像插值芯片620的插值图像产生器626和第二图像插 值芯片630的插值图像产生器636可对运动矢量MV分配不同的权重以产生插值帧。第一 图像插值芯片620的插值图像产生器626可对运动矢量MV分配1/2权重以产生第1/2插 值帧frml. 5，第二图像插值芯片630的插值图像产生器636可对运动矢量MV分配1/4和 3/4权重以分别产生第1/4插值帧frml. 25和第3/4插值帧frml. 75。
现将参照图7和图8对插值图像产生器626和插值图像产生器636计算运动矢量 MV并通过使用计算的运动矢量MV产生插值帧(诸如，第1/4插值帧frml.25、第1/2插值 帧frml. 5和第3/4插值帧frml. 75)的处理进行更详细的描述。 图7是图1中示出的显示装置10的框图，用于解释通过使用图5中示出的图像信 号处理器600的第一图像插值芯片620和第二图像插值芯片630的每一个来计算运动矢量 的处理的示例性实施例。图8是用于解释使用图7中示出的处理中计算的运动矢量MV来 产生插值帧的处理的示例性实施例的信号时序图。
参照图7，根据示例性实施例的显示面板300包括多个显示块DB，每个显示块DB 具有以基本上矩阵模式排列的多个像素PX。因此，显示面板300被划分为由图7中的虚线 指示的多个显示块DB，每个显示块DB包括多个像素PX。 第一图像插值芯片620和第二图像插值芯片630(图5)通过将与每个显示块DB相 应的先前第(n-l)帧frml的原始图像信号与当前第n帧frm2的原始图像信号进行比较来 检测相同对象OBJ。为了检测先前第(n-l)帧frml与当前第n帧frm2中的相同对象OBJ， 可使用绝对差求和("SAD")技术。更具体地，SAD是将匹配像素PX之间的亮度差的绝对 值相加并将具有绝对值的最小的和的显示块DB确定为匹配块的方法。
因此，使用SAD和搜索窗来确定先前第(n-l)帧frml和当前第n帧frm2的匹配 块。每个搜索窗包括显示面板300的部分显示块DB，在先前第(n-l)帧frml和当前第n帧 frm2中检测相同对象OBJ。 如图7所示，可将运动的圆形对象OBJ和固定屏幕显示("OSD")图像IMAGEJ)SD 检测为先前第(n-l)帧frml和当前第n帧frm2中的对象。在图7中，由箭头指示圆形对 象OBJ的运动矢量MV，如上所述，OSD图像IMAGE_OSD是固定对象。因此，固定对象(例如， OSD图像IMAGE_OSD)在先前第(n_l)帧frml与当前第n帧frm2之间的运动矢量MV是零 (0)。 参照图8，通过将不同权重分配给基于先前第(n-l)帧frml和当前第n帧frm2计 算的运动矢量MV来产生插值帧。如上的详细所述，将1/4、 1/2和3/4权重分配给运动矢量 MV以分别产生第1/4插值帧frml. 25、第1/2插值帧frml. 5和第3/4插值帧frml. 75。
图9是图5中示出的图像信号处理器600的图像信号时序单元640的示例性实施 例的框图。为了描述方便，在图9中描述第一图像插值芯片620和第二图像插值芯片630 两者，且将省略对他们的相同或相似部件的重复详细描述。 参照图9，根据示例性实施例的图像信号时序单元640包括第一时序单元和第二 时序单元(均未在图9中标记)。第一时序单元包括第一时序芯片650、第一时序存储器 ("R1")652和第二时序存储器("R2")654，第二时序单元包括第二时序芯片660、第一时 序存储器("L1")662和第二时序存储器("L2")664。 第一时序单元从第一图像插值芯片620接收两个帧(例如，先前第(n-l)帧frml 和第1/2插值帧frml. 5)，并将第一 4x速图像信号IDAT#1输出到包括在第一显示区域 DPRI(图1)中的像素PX。 第二时序单元从第二图像插值芯片630接收两个不同插值帧(例如，第1/4插值 帧frml. 25和第3/4插值帧frml. 75)，并将第二 4x速图像信号IDAT#2输出到包括在第二 显示区域DPRII(图1)中的像素PX。 在一段时间期间，第一时序单元同时接收两个帧(例如，先前第(n-l)帧frml 和第1/2插值帧frml.5)，第二时序单元同时接收两个不同插值帧(例如，第1/4插值帧 frml. 25和第3/4插值帧frml. 75)。在示例性实施例中，所述一段时间可以是与原始图像 信号RGB的图像频率的倒数相应的时间段，例如，当原始图像信号RGB具有60Hz的频率时， 所述时间段是第1/60秒。 第一时序单元和第二时序单元的每一个接收两个帧，并可交换关于第一显示区域 DPRI和第二显示区域DPRII(见图1)的数据。第一时序单元将用于从第一图像插值芯片620接收的两个帧(例如，先前第(n-1)帧frml和第1/2插值帧frml. 5)的每一个的关于 第二显示区域DPRII(图1)的数据发送到第二时序单元，而第二时序单元将用于两个插值 帧(例如，第1/4插值帧frml. 25和第3/4插值帧frml. 75)的每一个的关于第一显示区域 DPR I(图1)的数据发送到第一时序单元。 为了交换关于第一显示区域DPR I和第二显示区域DPR II(图l)的数据，第一时 序单元和第二时序单元可包括4信道发送器引脚4ch Tx和4信道接收器引脚4ch Rx。
图10是用于解释图9中示出的图像信号时序单元640的第一时序芯片650与第 二时序芯片660之间的数据交换的信号时序图。在图10中，标号"DE"表示用于指示将输 出数据的区域的数据使能信号DE。 参照图9和图10，第一时序单元和第二时序单元通过4信道发送器引脚4ch Tx和 4信道接收器引脚4ch Rx选择性地接收数据。在帧中，数据使能信号DE处于高电平期间的 数据使能信号DE的部分被划分为两部分。随后，关于第二显示区域DPR II的数据被包括 在该段的第一部分，关于第一显示区域DPR I的数据被包括在该段的第二部分。因此，第二 时序芯片660选择性地接收用于第二显示区域DPR II的数据，第一时序芯片650选择性地 接收用于第一显示区域DPR I的数据。 在选择性地接收关于第一显示区域DPRI的数据之后，第一时序芯片650可处理所 述数据并输出第一4x速图像信号IDAT#1。在选择性地接收关于第二显示区域DPR II的数 据之后，第二时序芯片660可处理所述数据并输出第二 4x速图像信号IDAT#2。
现将参照图9对使用第一时序芯片650处理用于第一显示区域DPR I的数据以及 使用第二时序芯片660处理用于第二显示区域DPR II的数据进行详细描述。
第一时序单元可基于先前第(n-l)帧的灰度等级与当前第n帧的灰度等级之间的 关系来校正第一显示区域DPR I的先前第(n-l)帧frml、第1/4插值帧frml. 25、第1/2插 值帧frml. 5和第3/4插值帧frml. 75的每一个的灰度等级。以下，上述的校正操作将被称 为"当前帧的灰度校正"。在当前帧的灰度校正之后，第一时序单元连续地重新排列校正的 先前第(n-l)帧frml'、校正的第1/4插值帧frml. 25'、校正的第1/2插值帧frml. 5'和校 正的第3/4插值帧1. 75'，并在一段时间内(例如，在与原始图像信号RGB的图像频率的倒 数相应的时间段期间)输出上述列出的校正帧。以下，上述连续地重新排列操作将被称为 "连续重新排列"。结果，在该时间段的四分之一 (1/4)期间(例如，在与第一4x速图像信 号IDAT#1或第二 4x速图像信号IDAT#2的图像频率的倒数相应的时间段期间)输出校正 的先前第(n-l)帧frml'、校正的第1/4插值帧frml. 25'、校正的第1/2插值帧frml. 5'和 校正的第3/4插值帧1. 75'的每一个。 相似地，第二时序单元基于先前第(n-l)帧的灰度等级与当前第n帧的灰度等级 之间的关系来校正第二显示区域DPR II的先前第(n-l)帧frml、第1/4插值帧frml. 25、 第1/2插值帧frml. 5和第3/4插值帧frml. 75的每一个的灰度等级(当前帧的灰度校 正)。随后，第二时序单元连续地重新排列校正的先前第(n-l)帧frml'、校正的第1/4插 值帧frml. 25'、校正的第1/2插值帧frml. 5'和校正的第3/4插值帧1. 75'，并在一段时间 内(例如，在与原始图像信号RGB的图像频率的倒数相应的时间段期间)输出上述的校正 帧(连续重新排列)。因此，在该时间段的四分之一期间(例如，在与第一4x速图像信号 IDAT#1或第二4x速图像信号IDAT#2的图像频率的倒数相应的时间段期间)输出校正的先前第(n-1)帧frml'、校正的第1/4插值帧frml. 25'、校正的第1/2插值帧frml. 5'和校正 的第3/4插值帧1. 75'的每一个。 现将参照图9、图11和图12对当前帧的灰度校正进行更详细的描述。图11是用 于解释使用图9中示出的图像信号时序单元640的第一时序芯片650和第二时序芯片660 来校正当前帧的灰度等级的处理的示例性实施例的信号时序图。图12是示出由图9中示 出的图像信号时序单元640的第一时序芯片650和第二时序芯片660校正之前的帧与校正 之后的帧之间的关系的框图。 图11示出当前第n帧的未校正灰度等级Gn和当前第n帧的校正灰度等级Gn'。参 照图ll，在当前第n帧的灰度等级Gn大于先前第(n-l)帧的灰度等级时，当前第n帧的校 正灰度等级Gn'大于或等于当前第n帧的未校正灰度等级Gn。在示例性实施例中，在当前 第n帧的灰度等级Gn小于先前第(n-l)帧的灰度等级时，当前第n帧的校正灰度等级Gn' 可小于或等于当前第n帧的未校正灰度等级Gn。 在图11中，例如，未校正灰度等级Gn在先前第(n-l)帧与当前第n帧之间显著 地改变(例如，增加)。更具体地，先前第(n-l)帧的未校正灰度等级Gn是第一灰度等级 Grayl，当前第n帧和随后的第(n+l)帧的每一个的未校正灰度等级Gn是大于第一灰度等 级Grayl的第二灰度等级Gray2。此外，当前第n帧的校正灰度等级Gn'是大于当前第n帧 的未校正灰度等级Gn的第三灰度等级Gray3。因此，如图11中所示，先前第(n-l)帧和随 后的第(n+l)帧的校正灰度等级Gn'分别是第一灰度等级Grayl和第二灰度等级Gray2，当 前第n帧的校正灰度等级Gn'是大于第二灰度等级Gray2的第三灰度等级Gray3。
当图像信号如上所述在当前第n帧中被校正为具有大于第二灰度等级Gray2的第 三灰度等级Gray3时，与图像信号未被校正时相比，较大的图像数据电压被施加到液晶电 容Clc(图2)。此外，被施加到液晶电容Clc的图像数据电压越大，使用图像数据电压对液 晶电容Clc进行充电(称为"动态电容补偿('DCC')")所需的时间越短。因此，随着图像 数据电压增加，在根据示例性实施例的LCD 10中的液晶分子的响应时间实质上减小，从而 实质上提高显示质量。 如上参照图ll详细描述的DCC基于先前第(n-l)帧与当前第n帧之间的关系来校 正当前第n帧的灰度等级。现参照图12，基于第(n-l)帧frml的先前帧(例如，帧frmO. 75) 来校正先前第(n-l)帧frml的灰度等级以输出校正的先前第(n_l)帧frml'，可基于第1/4 插值帧frml. 25的先前帧(例如，第(n_l)帧frml)来校正第1/4插值帧frml. 25的灰度 等级以输出校正的第1/4插值帧frml. 25'。此外，可基于第1/2插值帧frml. 5的先前帧 (例如，第1/4插值帧frml. 25)来校正第1/2插值帧frml. 5的灰度等级以输出校正的第 1/2插值帧frml. 5'，可基于第3/4插值帧frml. 75的先前帧(例如，第1/2插值帧frml. 5) 来校正第3/4插值帧frml. 75的灰度等级以输出校正的第3/4插值帧frml. 75'。
在示例性实施例中，以四个帧为单位将数据同时提供到第一时序芯片650和第二 时序芯片660。因此，在一段时间内(例如，当原始图像信号RGB具有60Hz的图像频率时为 1/60秒)将四个帧(例如，帧frmO、 frmO. 25、 frmO. 5和frmO. 75)同时输入到第一时序芯 片650和第二时序芯片660，在下一时间段(例如，为1/60秒)期间将其他四个帧(例如， 帧frml、frm1. 25、frml. 5和frml. 75)同时输入到第一时序芯片650和第二时序芯片660， 在再下一时间段期间将其他四个帧(例如，帧frm2、frm2. 25、frm2. 5和frm2. 75)同时输入到第一时序芯片650和第二时序芯片660。 如图12中所示，帧frm0. 75和frml在相同的时隙中输出校正的先前第(n_l)帧 frml'。相似地，帧frml. 75和frm2在相同的时隙中输出校正的先前第n帧frm2'。如上所 述，在一段时间内将帧frm0、 frm0. 25、 frm0. 5和frm0. 75同时输入到第一时序芯片650和 第二时序芯片660，而在下一时间段期间将帧frml、 frml. 25、 frml. 5和frml. 75同时输入 到第一时序芯片650和第二时序芯片660，在再下一时间段期间将帧frm2、frm2. 25、frm2. 5 和frm2. 75同时输入到第一时序芯片650和第二时序芯片660。因此，在示例性实施例中， 由于帧frmO. 75和frml未被输入到相同时隙中且帧frml. 75和frm2未被输入到相同时 隙中，故帧*. 75 (其中，"*"是"frmt 75"的占位符)指示再次写入并随后读取帧(例如， frmO. 75和frml. 75)用于对帧*. 0 (例如，帧frmO和frml)进行DCC。
图13是用于解释第一时序芯片650和第二时序芯片660的每一个的到图9中示出 的图像信号时序单元640的第一时序存储器(Rl)652或第一时序存储器(Ll)662以及从第 二时序存储器(R2)654或第二时序存储器(L2)664的读取操作和写入操作的信号时序图。
现将参照图9和图13对写入帧*. 75并随后读取帧*. 75用于帧*. 0的DCC的处 理进行详细描述。在示例性实施例中，第一时序单元和第二时序单元使用相同存储器用于 当前帧的灰度校正以及连续重新排列如下。 当时间段被定义为与原始图像信号RGB的图像频率的倒数相应的时间段时，在所 述时间段期间将四个帧(例如，先前第(n-1)帧frml、第1/4插值帧frml. 25、第1/2插值 帧frml. 5和第3/4插值帧frml. 75)同时输入到第一时序芯片650和第二时序芯片660。
第一时序芯片650可在交替时间段中执行到第一时序存储器(Rl) 652和第二时序 存储器(Rl)654的写入操作和从第一时序存储器(Rl)652和第二时序存储器(Rl)654的读 取操作。此外，第二时序芯片660可在交替时间段中执行到第一时序存储器(LI) 662和第二 时序存储器(LI) 664的写入操作和从第一时序存储器(LI) 662和第二时序存储器(LI) 664 的读取操作。 在每个奇数时间段(例如，第一和第三时间段)中，第一时序芯片650和第二时序 芯片660可将校正的先前第(n-1)帧frml'、校正的第1/4插值帧frml. 25'、校正的第1/2 插值帧frml. 5'、校正的第3/4插值帧frml. 75'和第3/4插值帧frml. 75写入到第一时序 存储器652和662中相应的一个。在图13中，上述帧在第一时间段中分别由"1. 0'写入"、 "1. 25'写入"、"1. 5'写入"、"1. 75'写入"和"l. 75写入"指示，在第三时间段中分别由"3. 0， 写入"、"3. 25'写入"、"3. 5'写入"、"3. 75'写入"和"3. 75写入"指示。在下一时间段期间 (例如，在每个偶数时间段(例如，第二和第四时间段)期间)写入第3/4插值帧用于DCC。
在每个偶数时间段(例如，第二和第四时间段)期间，第一时序芯片650和第二时 序芯片660从第一时序存储器(Rl)652和(Ll)662中相应的一个连续地读取校正的先前 第(n-l)帧frml'、校正的第1/4插值帧frml. 25'、校正的第1/2插值帧frml. 5'和校正的 第3/4插值帧frml.75'。因此，可在每个偶数时间段的四分之一期间(例如，在与第一4x 速图像信号IDAT#1或第二 4x速图像信号IDAT#2的图像频率的倒数相应的时间段(诸如 1/240秒)期间)输出校正的先前第(n-l)帧frml'、校正的第1/4插值帧frml. 25'、校正 的第1/2插值帧frml. 5'和校正的第3/4插值帧frml. 75'中的每一个。
在图13中，上 帧在第二时间段中分别由"1.0'读取"、"1.25'读取"、"1.5'读取"和"1.75'读取"指示，在第四时间段中分别由"3.0'读取"、"3. 25'读取"、"3.5'读取"
和"3. 75'读取"指示。第一时序芯片650和第二时序芯片660还在每个偶数时间段从第一 时序存储器(Rl)652和(Ll)662中相应的一个读取第3/4插值帧frml. 75。在图13中，第 3/4插值帧frml. 75在第二时间段中由"1. 75读取"指示，在第四时间段中由"3. 75读取" 指示。因此，读取第3/4插值帧用于帧tO的DCC。 相似地，在每个偶数时间段(例如，第二和第四时间段)，第一时序芯片650和第 二时序芯片660将校正的先前第(n-l)帧frml'、校正的第1/4插值帧frml. 25'、校正的第 1/2插值帧frml. 5'、校正的第3/4插值帧frml. 75'和第3/4插值帧frml. 75写入到第二 时序存储器(R2)654和(L2)664中相应的一个。在图13中，上述帧在第二时间段中分别由 "2. 0'写入"、"2. 25'写入"、"2. 5'写入"、"2. 75'写入"和"2. 75写入"指示，在第四时间段 中分别由"4. 0，写入"、"4. 25'写入"、"4. 5，写入"、"4. 75'写入"和"4. 75写入"指示。在 下一时间段期间(例如，在每个奇数时间段(例如，第三和第五时间段)期间)写入第3/4 插值帧frml.75用于DCC。 在每个奇数时间段(例如，第三和第五时间段)期间，第一时序芯片650和第二时 序芯片660连续地分别从第二时序存储器(R2)654和(L2) 664中相应的一个读取校正的先 前第(n-l)帧frml'、校正的第1/4插值帧frml. 25'、校正的第1/2插值帧frml. 5'和校正 的第3/4插值帧frml.75'。因此，在每个奇数时间段的四分之一期间(诸如，在与第一4x 速图像信号IDAT#1或第二 4x速图像信号IDAT#2的图像频率的倒数相应的时间段(诸如 1/240秒)期间)输出校正的先前第(n-l)帧frml'、校正的第1/4插值帧frml. 25'、校正 的第1/2插值帧frml. 5'和校正的第3/4插值帧frml. 75'中的每一个。
在图13中，上述帧在第三时间段中分别由"2.0'读取"、"2.25'读取"、"2.5'读 取"和"2. 75'读取"指示。第一时序芯片650和第二时序芯片660还在每个奇数时间段从 第二时序存储器(R2)654和(L2)664中相应的一个读取第3/4插值帧frm1.75。在图13 中，第3/4插值帧frml. 75在第三时间段中由"2. 75读取"指示。因此，读取第3/4插值帧 frml. 75用于帧*. 0的DCC。 如上所述，当以交替方式从第一时序存储器(Rl)652或(Ll)662以及第二时序存 储器(R2)654或(L2)664读取数据时，输出已经经过当前帧灰度校正和连续重新排列的第 一 4x速图像信号IDAT#1和第二 4x速图像信号IDAT#2。 图14是用于详细解释图13中示出的写入操作的示例性实施例的信号时序图。图 14的时序图示出在一段时间内以行为单位执行的写入操作。如上参照图1的详细描述，以 基本上矩阵模式排列像素PX。因此，术语"行"表示矩阵模式的行。此外，在图14中，"第1 到第1080线"分别指示矩阵的1080行。 参照图14，在第一信号HDE处于高电平的第一信号HDE的每一个高电平段中，写入 与矩阵模式的每一行相应的五组数据(例如，校正的先前第(n-l)帧frml'、校正的第1/4 插值帧frml. 25'、校正的第1/2插值帧frml. 5'、校正的第3/4插值帧frml. 75'和未校正 的第3/4插值帧frml.75)。 如图14所示，在第一信号HDE的第一高电平段中，写入与矩阵模式的第一行相应 的五组数据，如"1.0'第1线"、"1.25'第1线"、"1.5'第1线"、"1.75'第1线"和"1.75
第1线"所指示。在第一信号HDE的第二高电平段中，写入与矩阵模式的第二行相应的五组数据，如"1.0'第2线"、"1.25'第2线"、"1.5'第2线"、"1.75'第2线"和"1. 75第2线" 所指示。因此，在第一信号HDE的第1080高电平段中，写入与矩阵的第1080行相应的五组 数据，如"l. 0'第1080线"、"1. 25'第1080线"、"1. 5'第1080线"、"1. 75'第1080线"和 "1.75第1080线"所指示。 另外，在示例性实施例中，在第二信号RDE处于高电平的第二信号RDE的每一个 高电平段中，以矩阵模式的行为单位连续地写入五组数据(例如，校正的先前第(n-l)帧 frml'、校正的第1/4插值帧frml. 25'、校正的第1/2插值帧frml. 5'、校正的第3/4插值帧 frml. 75'和未校正的第3/4插值帧frml. 75)。在图14中，在第二信号RDE的第一高电平 段中，连续写入与矩阵的第一行相应的五组数据，如"l. 0'第1线"、"1. 25'第1线"、"1. 5' 第1线"、"1. 75'第1线"和"l. 75第1线"所指示。在第二信号RDE的第二高电平段中， 连续写入与矩阵的第二行相应的五组数据，如"l. 0'第2线"、"1. 25'第2线"、"1. 5'第2 线"、"1. 75'第2线"和"1. 75第2线"所指示。 图15A和图15B是用于更详细地解释图13中示出的读取操作的示例性实施例的 信号时序图。 参照图15A，读取在先前时间段中写入的两组数据。因此，两组数据包括一组， 第3/4插值帧frml.75(在图15A和图15B中由标号"1. 75数据"指示)；以及另一组，校 正的先前第(n-l)帧frml'(在图15A和图15B中由标号"1.0'数据"指示)、校正的第 1/4插值帧frml.25'(在图15A和图15B中由标号"1. 25'数据"指示)、校正的第1/2插 值帧frml.5'(在图15A和图15B中由标号"1.5'数据"指示)和校正的第3/4插值帧 frml.75'(在图15A和图15B中由标号"1. 75'数据"指示)。 在图15A和图15B中，"l. 0'第1到1. 0'第1080"指示分别与矩阵模式的第1到 第1080线的行相应的校正的第(n-l)帧frml'数据(1. 0'数据)，"1. 25'第1到1. 25'第 1080"指示分别与矩阵模式的第1到第1080线的行相应的校正的第1/4插值帧frml. 25' 数据(1. 25'数据)。此外，"1. 5'第1到1. 5'第1080"指示分别与矩阵模式的第1到第 1080线的行相应的校正的第1/2插值帧frml.5'数据(1.5'数据)，"1.75'第1到1.75' 第1080"指示分别与矩阵模式的第1到第1080线的行相应的校正的第3/4插值帧frml. 75' 数据(1.75'数据)。 在读取校正的第(n-l)帧frml' (1. 0'数据)、校正的第1/4插值帧 frml. 25' (1. 25'数据)、校正的第1/2插值帧frml. 5' (1. 5'数据)和校正的第3/4插值 帧frml.75' (1. 75'数据)中的每一个的四行时，可读取一行第3/4插值帧frml. 75 (1. 75 数据)。参照图15B，在读取四行校正的第(n-l)帧frml' (1. 0'数据)时，读取一行第3/4 插值帧frml. 75(1. 75数据)。 在读取校正的第(n-l)帧frml'(1.0'数据)的第一行1. 0'第1到第四行到1. 0' 第4时，读取第3/4插值帧frml.75(1.75数据)的第一行1.75第1。此外，在读取校正的 第(n-l)帧frml' (1. 0'数据)的第五1. 0'第5到第八行1. 0'第8时，读取第3/4插值 帧frml.75(1.75数据)的第二行1. 75第2。以这种方式，在读取四行校正的第(n-l)帧 frml' (l.O'数据)时，读取一行第3/4插值帧frml.75(1.75数据)。因此，读取的第3/4 插值帧frml. 75(1. 75数据)用于从另一时序存储器读取的帧2. 0数据的DCC。
如上所述，第一时序芯片650和第二时序芯片660的每一个在读取未校正的第3/4插值帧的时间段期间连续地读取校正的第(n-1)帧frml' (1. 0'数据)、校正的第1/4插值 帧frml. 25' (1. 25'数据)、校正的第1/2插值帧frml. 5' (1. 5'数据)和校正的第3/4插 值帧frml. 75' (1. 75'数据)。为了将由于并行读取操作节省的时间而提前的读取操作的时 序返回到正常时序，第一时序芯片650和第二时序芯片660可包括读取缓冲器672 (图16)。
图16是包括在图9中示出的图像信号时序单元640的第一时序芯片650和第二 时序芯片660中的线存储器的示例性实施例的示图。现将参照图16对分别包括在第一时 序芯片650 (图9)中的存储控制块670以及第一时序存储器(Rl) 652和第二时序存储器 (R2)654进行更详细的描述。应该了解可将基本相同的描述应用到分别包括在第二时序芯 片660(图9)中的存储控制块(未示出)以及第一时序存储器(Ll)662和第二时序存储器 (L2)664。 参照图16，第一时序芯片650(图9)包括具有配置的线存储器的存储控制块670。 在线存储器中，在如上详细描述的第一时序芯片650的写入操作和/或读取操作期间将数 据临时存储。 根据示例性实施例的线存储器包括读取缓冲器672、写入缓冲器674和第3/4缓 冲器(例如，.75缓冲器)676。读取缓冲器672和写入缓冲器674临时存储校正的先前第 (n-l)帧frml'、校正的第1/4插值帧frml. 25'、校正的第1/2插值帧frml. 5'和校正的第 3/4插值帧frml. 75'，第3/4缓冲器676临时存储第3/4插值帧frml. 75。由于帧被临时存 储在读取缓冲器672、写入缓冲器674和第3/4缓冲器676中，故第一时序芯片650和第二 时序芯片660访问帧基本上比当访问分别存储在第一时序存储器(Rl)652和(R2)654或第 二时序存储器(Ll)662和(L2)664中的帧时要快。因此，第一时序芯片650和第二时序芯 片660根据以上详细描述并在图13到图15B中示出的时序序列来写入和读取数据。
如在此所述，根据本发明示例性实施例的显示装置使用相同存储器执行当前帧的 灰度校正和连续重新排列。因此，基本上减少了LCD 10中所需的存储器的数量。在示例性 实施例中，例如，如图9所示仅使用四个存储器(例如，第一时序存储器以及第二时序存储 器(Rl)652、 (R2)654、 (Ll)662和(L2)664)。 此外，由于每个时序芯片执行当前帧的灰度校正和连续重新排列，故还基本上减 少了所需时序芯片的数量。在示例性实施例中，例如，如图9所示仅使用两个时序芯片(例 如，第一时序芯片650和第二时序芯片660)。由于基本上减小了存储器的数量和芯片的数 量，故基本上减小了根据示例性实施例的LCD IO中的控制面板组件("PBA")的尺寸，这实 质上减小了其制造成本。 因此，如在此所述的根据本发明的示例性实施例，显示装置提供包括但不限于实 质上减小制造成本的优点。 本发明不应被理解为局限于在此列出的示例性实施例。此外，提供这些示例性实 施例从而本公开将是彻底和完整的，并将本发明的内容完全转达给该领域中的技术人员。 例如，在本发明的示例性实施例中，驱动具有像素的显示面板的方法包括将显示面板划分 为第一显示区域和第二显示区域；使用第一图像插值芯片接收原始图像信号；使用第一图 像插值芯片将第1/4插值帧、第1/2插值帧和第3/4插值帧中的一个插入到原始图像信号 的先前第(n-l)帧与原始图像信号的后续第n帧之间；将原始图像信号的先前第(n_l)帧 以及第1/4插值帧、第1/2插值帧和第3/4插值帧中的一个从第一图像插值芯片输出到第一时序单元；使用第二图像插值芯片接收原始图像信号；将第1/4插值帧、第1/2插值帧和 第3/4插值帧中的两个从第二图像插值芯片输出到第二时序单元；使用第一时序单元将第 一四倍速图像信号输出到第一显示区域中的像素；使用第二时序单元将第二四倍速图像信 号输出到第二显示区域中的像素；将与所述第1/4插值帧、第1/2插值帧和第3/4插值帧中 的一个以及先前第(n-l)帧相应的数据从第一时序单元发送到第二时序单元；将与所述第 1/4插值帧、第1/2插值帧和第3/4插值帧中的两个相应的数据从第二时序单元发送到第一 时序单元。第一时序单元和第二时序单元包括时序芯片、第一时序存储器和第二时序存储 器。 虽然参照本发明的示例性实施例已经具体示出和描述了本发明，但是示例性实施 例应被认为是描述性的，而不是出于限制性的目的。本领域的普通技术人员应该理解，在不 脱离由权利要求限定的本发明的精神和范围的情况下，可以对本发明进行形式和细节上的 各种改变。
权利要求
一种显示装置，包括显示面板，包括像素并且被划分为第一显示区域和第二显示区域；第一图像插值芯片，接收原始图像信号并输出原始图像信号的先前第n-1帧以及第1/4插值帧、第1/2插值帧和第3/4插值帧中的一个，所述第1/4插值帧、第1/2插值帧和第3/4插值帧中的一个被插入到原始图像信号的先前第n-1帧与原始图像信号的当前第n帧之间；第二图像插值芯片，接收原始图像信号并输出第1/4插值帧、第1/2插值帧和第3/4插值帧中的两个；第一时序单元，从第一图像插值芯片接收所述第1/4插值帧、第1/2插值帧和第3/4插值帧中的一个以及先前第n-1帧，并将第一四倍速图像信号输出到第一显示区域中的像素；和第二时序单元，从第二图像插值芯片接收所述第1/4插值帧、第1/2插值帧和第3/4插值帧中的两个，并将第二四倍速图像信号输出到第二显示区域中的像素，其中第一时序单元将与所述第1/4插值帧、第1/2插值帧和第3/4插值帧中的一个以及先前第n-1帧相应的数据发送到第二时序单元，第二时序单元将与所述第1/4插值帧、第1/2插值帧和第3/4插值帧中的两个相应的数据发送到第一时序单元。
2. 如权利要求1所述的显示装置，其中第一时序单元在一个时间段期间从第一图像插值芯片同时接收所述第1/4插值帧、第 1/2插值帧和第3/4插值帧中的一个以及先前第n-l帧，第一时序单元基于先前第n-l帧的灰度等级与当前第n帧的灰度等级之间的关系来校 正与第一显示区域相应的先前第n-l帧、第1/4插值帧、第1/2插值帧和第3/4插值帧的灰 度等级，并分别输出第一校正的先前第n-l帧、第一校正的第1/4插值帧、第一校正的第1/2 插值帧和第一校正的第3/4插值帧，第一时序单元连续地重新排列第一校正的先前第n-l帧、第一校正的第l/4插值帧、第 一校正的第1/2插值帧和第一校正的第3/4插值帧，第一时序单元在时间段期间输出第一校正的先前第n-l帧、第一校正的第l/4插值帧、 第一校正的第1/2插值帧和第一校正的第3/4插值帧，第二时序单元在所述时间段期间从第二图像插值芯片同时接收所述第1/4插值帧、第 1/2插值帧和第3/4插值帧中的两个，第二时序单元基于先前第n-l帧的灰度等级与当前第 n帧的灰度等级之间的关系来校正与第二显示区域相应的先前第n-l帧、第1/4插值帧、第 1/2插值帧和第3/4插值帧的灰度等级，并分别输出第二校正的先前第n-l帧、第二校正的 第1/4插值帧、第二校正的第1/2插值帧和第二校正的第3/4插值帧，第二时序单元连续地重新排列第二校正的先前第n-l帧、第二校正的第1/4插值帧、第 二校正的第1/2插值帧和第二校正的第3/4插值帧，第二时序单元在时间段期间输出第二校正的先前第n-l帧、第二校正的第1/4插值帧、 第二校正的第1/2插值帧和第二校正的第3/4插值帧。
3. 如权利要求2所述的显示装置，其中，第一时序单元和第二时序单元中的每一个使 用彼此相同的存储器来校正当前第n帧的灰度等级，第一时序单元和第二时序单元使用相同的存储器分别连续地重新排列第一校正的先前第n-l帧、第一校正的第1/4插值帧、第一校正的第1/2插值帧和第一校正的第3/4插值帧以及第二校正的先前第n-l帧、第二校正的第1/4插值帧、第二校正的第1/2插值帧和第二校正的第3/4插值帧。
4. 如权利要求2所述的显示装置，其中，第一时序单元和第二时序单元包括时序芯片、第一时序存储器和第二时序存储器。
5. 如权利要求4所述的显示装置，还包括奇数时间段和偶数时间段，其中第一时序单元的时序芯片在奇数时间段期间将第3/4插值帧、第一校正的先前第n-l帧、第一校正的第1/4插值帧、第一校正的第1/2插值帧和第一校正的第3/4插值帧写入到第一时序存储器中，第一时序单元的时序芯片在偶数时间段期间读取第3/4插值帧的同时，在偶数时间段从第一时序存储器连续地读取第一校正的先前第n-l帧、第一校正的第1/4插值帧、第一校正的第1/2插值帧和第一校正的第3/4插值帧。
6. 如权利要求5所述的显示装置，其中，第二时序单元的时序芯片在偶数时间段将第3/4插值帧、第二校正的当前第n-l帧、第二校正的第1/4插值帧、第二校正的第1/2插值帧和第二校正的第3/4插值帧写入到第二时序存储器中，第二时序单元的时序芯片在奇数时间段期间读取第3/4插值帧的同时，在所述奇数时间段从第二时序存储器连续地读取第二校正的先前第n-l帧、第二校正的第1/4插值帧、第二校正的第1/2插值帧和第二校正的第3/4插值帧。
7. 如权利要求5所述的显示装置，其中所述像素以矩阵模式排列，基于矩阵模式的行单位连续地写入第一校正的先前第n-l帧、第二校正的先前第n-l帧、第一校正的第1/4插值帧、第二校正的第1/4插值帧、第一校正的第1/2插值帧、第二校正的第1/2插值帧、第一校正的第3/4插值帧、第二校正的第3/4插值帧和第3/4插值帧。
8. 如权利要求7所述的显示装置，其中，在矩阵模式的第二行到第五行中分别读取第一校正的先前第n-l帧和第二校正的先前第n-l帧中的一个、第一校正的第1/4插值帧和第二校正的第1/4插值帧中的一个、第一校正的第1/2插值帧和第二校正的第1/2插值帧中的一个以及第一校正的第3/4插值帧和第二校正的第3/4插值帧中的一个的同时，读取矩阵模式的多个行的第一行中的第3/4插值帧。
9. 如权利要求5所述的显示装置，其中，时序芯片还包括线存储器，在写入操作和读取操作中的至少一个期间临时存储数据。
10. 如权利要求9所述的显示装置，其中，线存储器包括读取缓冲器；写入缓冲器；禾口第3/4缓冲器，其中读取缓冲器和写入缓冲器临时存储第一校正的先前第n-l帧和第二校正的先前第n-l帧中的一个、第一校正的第1/4插值帧和第二校正的第1/4插值帧中的一个、第一校正的第1/2插值帧和第二校正的第1/2插值帧中的一个以及第一校正的第3/4插值帧和第二校正的第3/4插值帧中的一个，第3/4缓冲器临时存储第3/4插值帧.
全文摘要
提供一种包括图像信号处理器和图像插值芯片的显示装置，该显示装置包括显示面板，具有像素且被划分为第一显示区域和第二显示区域；第一图像插值芯片和第二图像插值芯片，接收原始图像信号并输出被插入在原始图像信号的先前第(n-1)帧与当前第n帧之间的第1/4插值帧、第1/2插值帧和/或第3/4插值帧；第一时序单元，从第一图像插值芯片接收第1/4插值帧、第1/2插值帧和/或第3/4插值帧，将第一四倍速图像信号输出到第一显示区域中的像素；第二时序单元，从第二图像插值芯片接收第1/4插值帧、第1/2插值帧和/或第3/4插值帧，将第二四倍速图像信号输出到第二显示区域中的像素。第一时序单元将数据发送到第二时序单元，第二时序单元将数据发送到第一时序单元。
文档编号G09G3/36GK101739983SQ20091016829
公开日2010年6月16日 申请日期2009年8月24日 优先权日2008年11月20日
发明者朴东园, 金相洙 申请人:三星电子株式会社