用于处理显示端口配置数据的透明转发器设备的制作方法

专利名称：用于处理显示端口配置数据的透明转发器设备的制作方法
技术领域：
本发明涉及一种用于处理显示端口(DisplayPort)信号传输的转发器设备。另外，本发明涉及一种处理信号传输的方法。
背景技术：
显示端口 TM(DisplayP0rtTM)是由视频电子设备标准化协会(VESA)自2006年颁布的数字显示接口标准。其提出了一种主要用于计算机及其监视器之间或者计算机和家庭影院之间的音频/视频互连方案。第一版在2006年5月批准，1.1a版本在2008年1月11日批准，以及当前的1. 2版本在2010年1月5日批准。显示端口是一种开始广泛用于计算机工业的高速数字显示接口标准。显示端口支持来自于源(视频源)、接收器(sink)(视频/音频的最终目的地)和分支(分路器、合路器、矩阵开关、I/O开关和转发器)的多种设备类型。在许多应用中，在用作显示端口视频源的设备内部的图形处理单元(GPU)位置远离显示端口连接器。这种距离通常足够远，结果是使显示端口(DP)信号退化到使得某种重新驱动器或转发器需要将连接器处的信号恢复到理想电平的程度。需要这样一种重新驱动器/转发器设备，允许将GPU设计为低成本、低功率，并且可能在某种程度上将非DP兼容信号恢复为有效DP电平。

发明内容
在一个实施例中，提出了一种转发器电路。所述转发器电路包括与上游数据接口、 下游数据接口和多个显示端口配置数据(DPCD)寄存器相连的控制器。所述控制电路配置为访问从上游数据接口接收到的事务。通过访问所述多个DP⑶寄存器的一个或多个，对在DP⑶访问事务的第一列表中所包括的DPCD访问事务进行处理。通过提供透明通信路径以将所述事务转发至下游数据接口，对在DPCD访问事务的第二列表中所包括的DPCD访问事务进行处理。在另一个实施例中，提出了一种操作转发器电路的方法。确定由转发器电路和与所述转发器电路相连的下游设备二者支持的链路配置。配置并且训练转发器电路和与转发器电路相连的上游设备之间的上游链路。所配置的上游链路提供由转发器电路和下游设备二者支持的确定的链路配置。配置并且训练转换器电路和下游设备之间的下游链路，所配置的下游链路和上游链路是对称的。按照依赖于请求对其进行访问的寄存器的方式，对从上游链路接收到的配置数据(DPCD)访问事务进行处理。通过访问转发器电路中所包括的多个DPCD寄存器的一个或多个，对请求对DPCD寄存器的第一列表中所包括的DPCD寄存器进行访问的DPCD访问事务进行处理。通过提供至下游链路的透明通信路径用于DPCD访问事务，对请求对在DPCD寄存器的第二列表中所包括的DPCD寄存器进行访问的DPCD访问请求进行处理。在另一个实施例中，提出了一种转发器电路。所述转发器电路包括与上游数据接口、下游数据接口和多个显示端口配置数据(DPCD)寄存器相连的控制电路。所述控制电路配置为按照链路配置模式操作使用多个DP⑶寄存器的一个或多个，对涉及链路训练的、从上游数据接口接收到的DPCD访问事务进行处理，以配置在与上游数据接口相连的外部上游设备和与下游数据接口相连的外部下游设备之间进行通信的链路。对于在DPCD访问事务的第二列表中所包括的一个或多个DPCD访问事务，所述控制电路配置为按照透明链路通信模式操作提供在与上游数据接口相连的外部上游设备和与下游数据接口相连的外部下游设备之间链路中的透明通信路径。根据所述公开的另一个实施例，提出了一种用于处理信号传输的转发器，特别是在显示端口环境中，其中所述转发器与上游设备和下游设备相连，所述转发器适用于将从上游设备接收到的信号传输至下游设备，并且适用于在传输之前修整所述信号。所述转发器适用于提供上游设备和下游设备之间的直接无分支通信路径，其中所述转发器适用于在传输之前配置转发器和上游设备之间的链路和/或转发器和下游设备之间的链路。所述转发器适用于经由转发器，对于至少一个预定功能，使得上游设备能够直接访问下游设备。根据所述公开的另外典型实施例，提供了一种通信系统，所述通信系统包括具有上述特征的转发器、上游设备和下游设备。根据本发明的另一个典型实施例，提出了一种处理经由转发器的信号传输的方法，具体地在显示端口环境中，其中所述转发器与上游设备和下游设备相连，所述方法包括将转发器从上游设备接收到的信号传输至下游设备；在传输之前修整所述信号；提供上游设备和下游设备之间的直接无分支通信路径；在传输之前配置转发器和上游设备之间的链路和/或转发器和下游设备之间的链路；以及经由转发器，对于至少一个预定功能，使得上游设备能够直接访问下游设备。根据所述公开的仍然另一个典型实施例，提出了一种程序元件(例如，源代码或可执行代码中的软件程序)，当通过处理器执行所述程序元件时，所述程序元件适用于控制或执行具有上述特征的信号处理方法。根据所述公开的仍然另一个典型实施例，提出了一种计算机可读介质(例如CD、 DVD、USB棒、软盘或硬盘)，在所述计算机可读介质中存储了计算机程序，当通过处理器执行所述计算机程序时，所述计算机程序适用于控制或执行具有上述特征的信号处理方法。根据本发明实施例执行的处理信号传输可以通过计算机程序(即通过软件)、通过使用一个或多个专用电子优化电路(即通过硬件)或者按照混合形式(即通过软件部件和硬件部件)来实现。术语“显示端口环境”可以表示使用显示端口设备的任意环境。显示端口是一种高速数字显示接口标准。所述环境可以是例如包括计算机及其显示监视器或者计算机和家庭影院的系统。本公开的以上概述并非意欲代表本发明的每一个公开实施例或每一个方面。在以下附图和详细描述中提供了其他方面和示例实施例。


考虑下面结合附图的本公开的各种实施例的详细描述，可以更加全面地理解本公开，其中
图1示出了具有根据本公开典型实施例的转发器的系统；图2示出了示例系统；图3示出了在上游设备、转发器和目的设备之间的可能通信；图4示出了根据本公开实施例的转发器；图5示出了根据本公开实施例的转发器；图6示出了根据本公开实施例的转发器；图7示出了根据本公开实施例的转发器；图8示出了使用根据本公开典型实施例的转发器的系统；以及图9示出了根据本公开实施例的转发器。附图中所示是示意性的。在不同的附图中，类似或相同的元件配置有相同的参考符号。尽管本公开可以修改为各种修改和替代形式，这里的示例在附图中作为示例示出，并且将详细进行描述。然而应该理解的是，其并非意欲将本公开局限于所示和/或所述的具体实施例。相反，其意欲覆盖落在本公开的精神和范围之内的所有修改、等价物和替代物。
具体实施例方式现代音频和视频标准要求高性能的传输，高性能的传输通常受限于由于信号等待时间和信号退化导致的传输长度。信号转发器允许用户增加所连接部件之间的距离，以便提供AV系统等设计的灵活性。例如在用户应用中，AV系统中的最终目的地可以是在与源的房间不同的房间，位于生活空间的相反一侧。将这种应用称作是“有源缆线”。另一个示例应用是用于膝上型计算机的底座。显示端口使用非常高速的信令(5.4(ibpS)。将这一高速视频数据通过主板(大约9英寸)、输入/输出接口、连接器和缆线长距离发送通常导致信号退化。在一个或多个实施例中，将硬件有效的转发器电路提供用于信号的重传。一种占统治地位的音频视频协议标准是显示端口 DisplayPort。显示端口支持多种设备类型之间的通信，例如支路、分路器、合路器、矩阵开关、I/O开关和转发器。内部图形处理单元(GPU)常常用作显示端口视频源。GPU的位置可以非常远离显示端口连接器。 这种距离通常远到足以使显示端口(DP)信号中的退化达到需要使一些转发器将连接器处的信号恢复到理想电平的程度。包括转发器设备允许将GPU设计为低成本、低功率，并且可能在某种程度上非DP灵活性。转发器将输入信号恢复至有效的DP电平，这允许进一步地传输所述信号。为了简化说明，这里公开的实施例和示例主要按照显示端口标准进行讨论。 本领域普通技术人员应该理解的是，所述实施例并非局限于此，可以与多种其他音频和视频协议兼容地应用所述实施例。如这里所使用的，显示端口指的是由视频电子设备标准协会(VESA)颁布的显示端口 vl. 2标准，将其结合在此作为参考，并且其他协议标准和之前或之后的兼容版本也适用于此。在一个或多个实施例中，提供了一种硬件有效的转发器电路，其优化了功率、成本和所支持的特征设置。为了清楚起见，解释这里使用的一些术语。术语“修整”可以表示任何种类的信号处理，其中信号内容没有改变但是改善了信号质量。例如，“修整”可以表示放大信号。术语“直接无分支通信路径”可以表示上游设备和下游设备之间经由转发器的线路或连接，所述转发器是无分支的，即不包括任何分支。因此，所述转发器可以实质上可以包括一个单独的数据输入和一个单独的数据输出。这意味着所述转发器可以不包括视频分支单元。所述线路可以用于传输通信数据。所述线路可以包括多个数据对(通路(lane))。 所述转发器也提供电源线，所述电源线用于传输功率或控制信号。所述通信线路可以用于传输通信或有效载荷数据。术语“链路”或“通信链路”可以在上下文中表示转发器和上游设备之间和/或转发器和下游设备之间的逻辑连接。可以考虑信号强度、设备容量等等来配置所述逻辑连接。术语“功能性”可以表示任意种类的信号，所述信号可以从上游设备传输到下游设备，所述下游设备的功能具有利用所述信号工作的能力。术语“功能性”也可以表示任意种类的数据，所述数据可以从上游设备传输到下游设备。可能的功能性是多流传输转移或消息分组等等。术语上游设备或源设备指的是更靠近与转发器相关的视频流量的初始源的显示端口设备。术语“下游设备”指的是更靠近与转发器相关的视频流量的最终目的地的显示端口设备。“上游链路”指的是将转发器与上游设备相连的通信链路，以及“下游链路”指的是将转发器与下游设备相连的通信链路。根据一个或多个实施例，提出了一种行为上透明的显示端口转发器。具体地，所述实施例定义了从上游设备到转发器的寄存器及其下游显示端口设备进行访问的转发器设备的特定处理。根据本发明典型实施例的转发器优化了功率、成本和特征设置。所述实施例不要求功能性的视频分支单元。在一个或多个实施例中，将下游设备的能力合并到转发器的能力中以形成最小公共特征。执行训练以实现上游和下游链路的对称结构。在完成训练之后，所建立的链路可以用于按照透明模式转发一种或多种类型的访问事务，几乎如同线路重新驱动器 (re-driver) 一样。大多数本地Aux (DP⑶)传输与下游设备透明地通信。不同的实现方式可以支持用于不同事务的透明通信。在后续部分中讨论实现的细节。转发器常用于更复杂的视频分支设备中，所述视频分支设备要求支持完整视频分支单元(将输入视频流划分至多个输出端口)，并且要求支持非对称上游和下游配置(即， 在上游接口支持与下游接口不同的链路速率和通路计数)。根据一个或多个实施例，足以简单地将退化的显示端口信号恢复为有效电平。不需要支持非对称的上游和下游链路。所述转发器可以提供至少一部分功能上的透明行为。转发器可以适用于对于转发器和上游设备之间的链路以及转发器和下游设备之间的链路提供对称的链路配置。这里也不要求视频分支单元，意味着“什么视频进来，则什么视频出去”所述链路配置可以基于下游设备和转发器的功能能力。可以基于转发器和上游设备和/或转发器和下游设备所提供的功能来配置转发器和上游设备和/或转发器和下游设备之间的链路。例如，所述功能性可以是高速视频通路计数、高速视频链路速率等等。所述转发器可以适用于确定下游设备的功能能力，估计下游设备和转发器的功能能力的最小公共特征，以及基于下游设备和转发器的功能能力的最小公共特征配置所述链路。根据典型实施例的转发器不是分支设备。转发器不包括视频分支单元。转发器可以将其下游设备的能力与其自身的能力合并，以形成最小公共特征。因此，该转发器只支持相同的上游/下游链路配置(两个链路最终必须训练为相同的链路配置)。简单地通过透明性，转发器可以支持消息、有效载荷带宽管理、拓扑辅助等等。在训练之后，所述转发器配置为透明传输，几乎如同线路重新驱动器一样。大多数本地Aux传输可以传给下游设备。所述转发器可以包括寄存器，具体地包括显示端口配置数据寄存器，限定了显示端口能力。显示端口设备可以具有显示端口配置数据(DP⑶)寄存器空间，所述DP⑶寄存器空间限定了设备的显示端口相关能力、显示端口相关状态，并且允许上游设备具有控制下游设备行为的能力(例如在视频流量之前训练每一个链路，在设备之间发送消息等等)。 如这里所使用的，将访问接收器设备的DPCD寄存器的读取或写入命令称作是DPCD访问事务。术语上游可以指的是更靠近视频流量的源的显示端口设备。术语下游可以指的是更靠近视频流量的最终接收地的显示端口设备。转发器可以不同地处理不同的DPCD访问事务。 转发器可以通过将所述事务转发到下游设备来透明地处理DPCD访问事务，或者可以通过代替地授权上游设备访问转发器的一个或多个DP⑶寄存器，非透明地处理所述DP⑶访问事务。在上下文中，转发可以意味着无需修改信号的内容就传输数据信号。转发器可以包括通过第一接口和第二接口形成的恰好两个数据接口，所述第一接口用于与上游设备通信，所述第二接口用于与下游设备通信。因此，转发器可以提供上游设备和下游设备之间的直接无分支通信线路。转发器可以适用于对于至少一种另外的预定功能，阻止从上游设备到下游设备的直接访问。例如，这可以是对于下游设备或转发器设备不能提供的功能的情况。转发器可以适用于对于显示端口配置数据(DPCD)传输，阻止从上游设备到下游设备的直接访问，特别在链路配置期间。例如，这可以是对于“快速Aux”功能的情况。因为快速Aux是可选的，转发器不能完全透明。DP上游设备对寄存器空间的读取(例如，FAUX_ CAP)可以是转发器能力和下游设备能力的组合。如果任一个都不能够实现快速Aux，那么应答可以是“无FAUX模式能够使用”。此外，如果转发器不支持快速Aux，那么对于其他快速 Aux(FAUX)相关寄存器的任意错误访问都不会向下传给下游设备。相反，利用AuX_NaCk写入，并且可以利用0’S的Aux_Ack读取，可以处理错误访问。如果转发器和下游设备支持快速Aux，转发器可以在其上游接口和下游接口上处理快速Aux。转发器可以支持上游链路的训练。上游FAUX训练之后很可能是下游FAUX链路的转发器控制训练。可以假设上游设备对FAUX相关DPCD寄存器的访问是对于转发器的本地FAUX相关DPCD寄存器的访问。在训练期间，上游设备的访问可以是对于转发器寄存器的访问。当转发器训练其下游Aux信道用于FAUX操作时，转发器可以访问下游设备的FAUX相关DPCD寄存器。在训练完成之后， 任何使用FAUX执行Aux信道传输(本地Aux传输以访问DP⑶寄存器或者通过Aux传输的 I2C)可以符合显示端口标准。当转发器本地处理Aux信道FAUX传输以访问本地源(即本地DP⑶寄存器)时，在FAUX协议支持方面，可以遵循DP 1.2规范。当通过转发器将Aux信道FAUX传输传给下游设备时，转发器可以作为FAUX传输将所述传输传给其下游接口。这可以促进USB在FAUX上的潜在使用。上游设备和下游设备可以包括寄存器，具体地显示端口配置数据寄存器，限定了显示端口能力。同样，上游设备和下游设备可以包括显示端口配置数据(DPCD)寄存器空间，所述DPCD寄存器空间限定了所述设备的显示端口相关能力、显示端口相关状态以及允许上游设备(即源设备)控制下游设备的行为(即下游设备)的能力(例如，在视频流量之前训练每一个链路；在设备之间发送消息等等)。
在一个或多个实施例中，所述转发器配置为将预定信号或涉及预定功能的信号从上游设备转发至下游设备和/或从下游设备转发至上游设备，其中所述转发器可以适用于透明地接收和通信数据。换句话说，所述转发器不改变所传输的数据分组或信号。所述转发器可以表现为完全透明。在以下描述中，更加详细地解释预定的信号。所述转发器可以适用于将涉及消息的数据分组从上游设备转发至下游设备。在上下文中，转发可以意味着对于数据分组不进行任何改变的传输。因此，上游设备可以直接访问下游设备的DPCD寄存器用于消息。这意味着在这种情况下转发器可以是完全透明的，如同转发器不在那里似的。可以经由AUX信道发送数据分组。因此，所述转发器可以通过对涉及消息的DPCD寄存器空间的Aux信道的本地辅助命令访问透明，按照与已知方式不同的方式支持消息。假设当上游设备发送各种消息分组时，这种消息分组意味着是用于非转发器设备。从上游设备到DPCD寄存器的访问MSTM_CAP、MSTM_CTRL、DOWN_REQ、UP_REP、DOWN_ REP和UP_REQ简单地通过转发器传给其下游设备。例如，当上游设备写入D0WN_REQ空间时， 转发器简单地将这些事务转发给下游设备。当下游设备更新其D0WN_REP并且断言IRQ_HPD 时，转发器将IRQ_HPD转发至上游设备，然后将上游设备的后续读取传给下游设备的D0WN_ REP地址。在一个或多个实施例中，所述转发器配置为在上游设备和转发器以及下游设备和转发器之间的通信链路的配置或训练期间，使得上游设备可以访问转发器的DPCD寄存器。 透明转发器必须非常仔细地处理链路训练相关DPCD寄存器。在链路训练期间，转发器设备如同对其自己的本地DP⑶寄存器的访问那样，将Aux信道本地Aux事务处理至训练相关寄存器(LINK_BW_SET、LANE_C0UNT_SET、TRAINING_PATTERN_SET、LANE0_1_STATUS. · ·)。在训练完成之后，对于这些寄存器的访问可以通过将其向下传给下游设备而透明地处理。所述转发器可以适用于在下游设备和转发器之间的链路建立之前，配置或训练上游设备和转发器之间的链路。所述转发器还可以适用于如果下游设备和转发器之间的链路配置失败时，重新配置上游设备和转发器之间的链路。在下游接口之前训练转发器的上游接口。如果下游接口未能训练为与上游链路相同的配置(链路速率和通路计数)，那么必须重新训练上游链路以匹配下游离链路的配置。本领域普通技术人员应该理解的是，可以按照多种方式实现重新训练。一种方式是转发器清除其训练状态(即LANE0_1_STATUS = 0’ S等)，断言对于上游设备的断开/重插入(MPlug)事件，并且修改其能力寄存器，以根据上游接口上的前次请求比特率来匹配下一个较低的比特率。另一种方式是清除其训练状态，断言IRQ_HPD，然后管理链路训练(保留通过状态)，直至实现下一个较低比特率(根据上游链路所训练的前次请求比特率)。所述转发器可以适用于将涉及有效载荷带宽分配的数据从上游设备传给下游设备。所述转发器可以通过对涉及有效载荷带宽分配的DPCD寄存器空间的Aux信道的本地辅助命令访问透明，按照新的方式支持有效载荷带宽分配。对于DPCD有效载荷带宽相关寄存器的本地 Aux 访问(PAYL0AD_ALL0CATE_SET、PAYL0AD_ALL0CATE_TIME_SL0T_C0UNT、 PAYLOAD_TABLE_UPDATE_STATUS等)可以简单地通过转发器传给其下游设备。转发器可以适用于将对于涉及拓扑管理/帮助的DPCD寄存器访问事务从上游设备传给下游设备。转发器可以通过对涉及显示端口拓扑的DPCD寄存器空间的Aux信道的本地Aux命令访问透明，按照新的方式支持拓扑管理/帮助。对于大多数部分，这些只是前一个段落中的消息相关寄存器，但是它们也是显示端口能力寄存器(NORP、D0WNSTREAMP0RT_ PRESENT,RECEIVE_P0RT0_CAP_0等)。对于拓扑管理/帮助DPCD寄存器的本地Aux访问可以向下传给转发器的下游设备。在一个示例实施例中，所述转发器配置为将涉及功率管理的对于DPCD寄存器的访问事务从上游设备传给下游设备。所述转发器通过对涉及功率管理的DPCD寄存器空间的Aux信道的本地辅助命令访问透明，按照特定的方式支持显示端口功率管理。对于大多数部分，这些只是前一个段落中的消息相关寄存器。但是它们也是DP⑶SET_P0WER寄存器。 对于功率管理DPCD寄存器的本地Aux访问可以向下传给转发器的下游设备。注意除了向下写入SET_P0WER寄存器之外，透明转发器也可以更新其本地DP⑶寄存器，并且根据写入的数据而动作。所述转发器可以适用于将涉及事件状态指示符的访问从上游设备传给下游设备。 DP 1. 2标准描述了 MST设备应该使用DPCD中的事件状态指示符空间而不是正常的0x200 空间。所述标准还描述了当MST源设备接收IRQ_HPD脉冲时，必须读取0200^1-0200! 处的ESI字段而不是接收器状态字段(00200h区域)，因为ESI字段容许所有必要的设备和链路状态信息，所述设备和链路状态信息包括在单独的本地Aux RD事务中的Rx能力变化和链路状态变化。DP 1. 2设备应该将0x200-0x205的内容镜像到ESI空间。如果分支或转发器想要使用ESI特征来告知上游设备其能力改变(例如，下游链路未能训练成与上游相同的配置，并且转发器想要通过将其LINK_RATE能力改变为下一个较低值来重新训练上游链路)，那么分支或转发器将不得不使用UPSTREAM_IS_SRCDrcD比特来确定所述上游设备是否将使用ESI空间。如果通过上游设备写入该比特，转发器可以假设将使用ESI空间。转发器只对于认为是本地的寄存器更新ESI范围。另夕卜，除了 LANEX_X_STATUS_ESI和LANE_ ALIGN_STATUS_UPDATED_ESI寄存器之外，转发器不会将这些寄存器中的任何寄存器看作是本地的。这意味着转发器将对于ESI寄存器(除了 LANEX_X_STATUS_ESI和LANE_ALIGN_ STATUS_UPDATED_ESI寄存器之外)的所有访问都转发至下游设备。对于LANEX_X_STATUS_ ESI 和 LANE_ALIGN_STATUS_UPDATED_ESI 寄存器，它们将与位于地址 00202H 到 00204H 的 LANEX_X_STATUS_ESI 和 LANE_ALIGN_STATUS_UPDATED_ESI 寄存器同样地处理。唯一的例外将是欺骗上游设备将转发器的上游链路重新训练到较低的能力。图1示出了根据本发明典型实施例的系统100，包括转发器101、第一或上游设备 102 (例如视频源)和第二或下游设备103 (例如显示设备)。所述转发器经由上游链路IM 与上游设备(下文中也称作源设备)相连，并且经由下游链路120与下游设备(下文中也称作目标设备)相连。转发器包括修整单元111，用于在传输之前修整信号，例如进行放大。 转发器适用于经由单元110提供上游设备和下游设备之间的直接无分支通信线路。所述转发器适用于在传输之前配置转发器和上游设备之间的链路121和/或转发器和目的设备之间的链路120。转发器还适用于对于至少一个预定功能，使得上游设备可以经由转发器直接访问目的设备。这可以经由单元110执行。单元110和111可以集成到一个单独的芯片上。转发器可以用于显示端口环境中。显示端口是一种开始广泛应用于计算机工业的高速数字显示接口标准。显示端口相对于诸如上述讨论的HDMI/DVI和VGA之类的标准具有几种优势。显示端口支持多种设备类型，例如源(视频源)、接收器(视频/音频的最终目的地)和分支(分路器、合路器、矩阵开关、I/O开关和转发器)。在一些实现中，设备内的图形处理单元(GPU)用作位置远离显示端口连接器的显示端口视频源。所述距离通常远到足以导致显示信号退化到需要一些重新驱动器或转发器来将连接器处的信号恢复到理想电平的程度。转发器设备的包括允许将GPU设计为低成本、低功率以及可能在某种程度上非DP兼容。然后，期待所述转发器将输入信号恢复到有效的DP电平。显示端口设备包括显示端口配置数据(DP⑶)寄存器空间，所述DP⑶寄存器空间限定了设备的显示端口相关能力、显示端口相关状态，并且允许上游设备控制下游设备行为的能力(即在视频流量之前训练每一个链路，在设备之间发送消息等等)。术语上游指的是更靠近视频流量的源的显示端口设备。术语下游指的是更靠近视频流量的最终接收器的显示端口上设备。根据典型实施例的转发器是一种显示端口 1. 2转发器设备的转发器，其行为透明。定义了这些转发器执行的上游设备对转发器的DPCD空间及其下游显示端口设备的访问的特定处理。图9示出了由上游设备102和下游设备103相连的转发器101的更加详细的典型实施例100。所述转发器包括链路决策者(policy maker)914、915和控制器919，所述控制器用于控制DP⑶访问事务的处理。这些典型地在S/W状态机中实现，但是可以通过H/W状态机来实现。转发器包括由控制器访问的DP⑶寄存器147。转发器还包括像HPD输出和HDP输入单元918、920之类的公共单元、AUX接收和发射单元912、917、修整单元913、916、均衡器 141、时钟/数据恢复单元910和线路驱动器911。转发器通常用于更复杂的视频分支设备中，所述视频分支设备需要支持完整的视频分支单元(将输入视频流分至多个输出端口)，并且需要支持非对称的上游和下游配置 (即可以在其上游接口和下游接口支持不同的链路速率和通路计数)。图2示出了通信系统200，所述通信系统包括上游设备102、转发器101和目的设备103。上游设备102包括训练控制单元131，预补偿单元133和电压增益单元132。这些单元用于训练主显示端口链路(寻找最优的电压/预强调设置)和按照可靠的方式驱动视频流数据。转发器101包括均衡器141、“增益和预补偿请求”单元142、错误计数单元143、预补偿单元145、电压增益单元144和训练控制单元。转发器也包括视频分支单元146，所述视频分支单元支持多于一个目的设备。转发器还包括DP⑶单元147。目的设备103包括均衡器151、“增益和预补偿请求”单元152、错误计数单元153、 DPCD单元155和HDCP单元154。转发器与上游设备和目的设备通信。转发器和上游设备之间的高速链路010)以及转发器与目的设备之间的高速链路011)用于视频流传输。转发器和上游设备之间的辅助信道O20)以及转发器和目的设备之间的辅助信道021)用于上游设备对下游设备 DPCD寄存器的访问以及其他通信特征。将转发器和上游设备之间的热插拔检测(HPD)信号 (230)以及转发器和下游设备之间的热插拔信号(231)用于允许下游设备的设备信号插入 /去除和信令中断。图3示出了根据本发明一个或多个实施例的DPCD访问事务的透明处理的示例。图3示出了图1所示的系统100的方框图。转发器电路101示出为对来自上游设备的读取和写入DP⑶访问事务进行处理。上游设备102示出为执行对于其下游设备103的DP⑶ 寄存器155的读取或写入。对于许多DP⑶访问事务，转发器101是透明的，并且对于其他 DPCD访问事务转发器101不是透明的。如果转发器是透明的，上游设备直接访问目的设备的DP⑶寄存器。如果转发器不是透明的，上游设备访问转发器的DP⑶寄存器147，并且转发器访问目的设备的DP⑶寄存器155。根据本发明一个或多个典型实施例的转发器提供了在功耗、硬件复杂度、软件复杂度、成本和特征设置能力方面的平衡。这些显示端口 1.2转发器实施例没有针对分支设备进行优化，并且不包括视频分支单元。可以将下游设备的能力与转发器的能力合并以形成最小公共特征。因此，这种类型的转发器支持相同的上游/下游链路配置(两个链路必须最终训练为相同的链路配置)。所述转发器通过转发器的透明性而支持消息、有效载荷带宽管理、拓扑帮助和其他先进的特征设置能力。在训练之后，转发器基本上消失，几乎如同线路重新驱动器一样。大多数本地Aux(DPOT)事务传给下游设备。在以下部分中将讨论哪个事务与下游设备DP⑶相反地转到转发器DP⑶。图6示出了按照非透明方式处理的寄存器访问事务的示例。DPCD寄存器值从下游设备103获得，并且用于更新转发器101中的本地DP⑶寄存器。当来自上游设备102的访问事务请求访问下游设备103中的DPCD寄存器时，所述转发器使用转发器101中的本地寄存器处理所述事务。所述转发器可以配置为非透明地处理对于一个或多个DP⑶寄存器的访问事务。 例如在一个实施例中，在配置和训练涉及链路训练的DP⑶访问事务时，非透明地处理涉及链路训练的DP⑶访问事务。一旦已经完成了链路配置，DP⑶访问事务透明地与下游设备
ififn。图7示出了根据一个实施例配置的示例转发器电路。在该示例实施例中，转发器电路101从上游设备102接收DPCD访问事务。如从上游设备102到DPCD寄存器的实线所示，在配置上游和下游通信链路之前，非透明地处理来自上游设备的涉及链路训练的访问事务，允许上游设备102只访问位于转发器101上的本地DP⑶寄存器。一旦完成了链路配置，透明地处理来自上游设备的涉及链路训练的链路训练访问事务——将DP⑶访问事务转发至下游设备(如虚线121和120所示)。本领域普通技术人员应该理解的是，依赖于实现方式，可以透明地或非透明地处理不同的寄存器访问事务。例如，图4示出了根据一个实施例配置的示例转发器电路。在该示例中，转发器电路101配置为向下游设备103提供透明的通信路径162，用于DP⑶上游设备102接收到的所有消息事务。本领域普通技术人员应该理解的是，对于DPCD寄存器的访问不需要使用转发器内部的寄存器专有地处理或者使用下游设备的寄存器专有地处理。图5示出了图4的转发器电路使用转发器101和下游设备103中的寄存器附加地处理寄存器访问事务163。作为一个示例，对于功率管理寄存器的访问事务可以向下游设备提供透明的通信路径，以更新所述设备的功率配置。在转发访问事务时，所述转发器可以使用转发的访问事务来更新转发器电路101的功率配置。这可以称作“监听”。在转发器更新其寄存器之后，如果合适，转发器可以适当地调节功率管理设置。
图8示出了根据本发明实施例的转发器101的示例使用模型。在这种情况下，存在经由显示端口链路120、120与双显示器相连的两台计算机。这些计算机中的源可以利用支持多视频流的图形处理单元102。它们可以位于足够远离显示端口连接器的主板上，使得将显示端口信号退化到需要转发器恢复信号的点。所示的主显示设备103支持多显示端口输入，允许多个视频源(多个计算机、DVD播放器等等)在显示器上显示内容。主显示设备包括DP 1.2分支设备171，用于将输入信号分至多个接收器设备172、173、174。每一个显示端口链路也可以支持多视频流。这提供了在每一个监视器上显示多个显示图像的能力。 一个示例是画中画功能。所示的主显示器提供菊链(daisy chain)特征，允许与第二显示器103、175相连。另一个可能的特征是使得所述显示器将显示端口提供给USB转换176提供显示端口，允许显示器附近的外部硬盘的连接。在以下段落中解释根据本发明典型实施例的转发器的一些一般行为。参考图7讨论转发器101和相应的链路。1)消息对上游设备而言，所述转发器是不可见的。这适用于有关消息的任何事情。转发器不必检查分组(即Aux信道上的消息分组)和理解任何事情。假设当上游设备发送各种分组时，它们意味着用于非转发器设备。从上游设备到MSTM_CAP、MSTM_CTRL、 D0WN_REQ、UP_REP、D0WN_REP和UP_REQ的访问简单地通过转发器传给其下游设备。例如， 当上游设备写入D0WN_REQ空间时，转发器简单地将这些事务转发给下游设备。当下游设备更新其D0WN_REP并且断言IRQ_HPD时，转发器将IRQ_HPD转发至上游设备，然后将上游设备的后续读取传给下游设备的D0WN_REP地址。2)训练相关的寄存器LINK_BW_SET、LANE_C0UNT_SET、TRAINING_PATTERN_SET、 LANE0_1_STATU等。因为首先训练链路，接着是下游链路训练，在链路训练期间上游设备对这些寄存器的访问导致访问转发器的DPCD寄存器。转发器可以使用来自上游接口训练的信息来训练下游接口(LINK_BW_SET和LANE_C0UNT_SET)。在链路训练完成之后，将对于训练相关状态寄存器(LANE0_1_STATUS、LANE_ALIGN_STATUS_UPDATED等等)的所有访问都传给下游，使得访问下游设备的寄存器。例如，在链路训练之后，如果下游设备失锁并且断言 IRQ_HPD，转发器将IRQ_HDP传给上游设备。后续的DP⑶读取可以导致转发器将其传给下游设备。一种替代方式是转发器通过读取下游设备状态寄存器(DP⑶地址0x200-0x205和 ESI寄存器)来响应于IRQ_HPD，并且更新其本地DP⑶寄存器以进行匹配。然后，上游设备对于这些位置的后续DP⑶读取可能会导致转发器在Aux传输中传送其本地数据。3)重新训练可以在下游接口之前训练转发器的上游接口。如果下游接口未能够训练为与上游链路相同的配置(链路速率和通路计数)，那么可以重新训练上游链路以匹配下游链路的配置。一种实现方式是转发器清除其训练状态(即LANE0_1_STATUS = 0’S， 等等...)，向上游设备断言去除/重新插入事件，并且修改其能力寄存器以根据上游接口上的前次请求的比特率来匹配下一个较低的比特率。另一种方式是清除其训练状态，断言 IRQ_HPD，然后管理链路训练(保持通过状态)，直至实现下一个较低的比特率之前(根据训练上游链路的前次请求比特率)。4)带宽分配因为这种类型的转发器支持对称的上游和下游链路配置(即，将下游链路配置为与上游链路相同的比特率和通路计数)，不要求有效载荷带宽分配。所述转发器对于相关的上游设备是透明的。作为上游设备启动、多流传输和分配带宽处理的一部分，对于 PAYL0AD_ALL0CATE_SET、PAYL0AD_ALL0CATE_TIME_SL0T_C0UNT、PAYL0AD_TABLE_ UPDATE_STATUS的访问简单地通过转发器传给其下游设备。5)功率管理在非转发器设备中引导P0WER_D0WN_PHY/P0WER_UP_PHY消息。例如， 当上游设备发送P0WER_D0WN_PHY消息时，将其从转发器发送给下游设备。所述设备然后适当地处理所述消息。当已经处理了 P0WER_D0WN_PHY消息并且上游设备想要将最后的DP设备(最靠近上游设备的DP设备)断电时，对于SET_P0WER寄存器的写入不但向下传给转发器的下游设备，而且也被转发器动作。6)快速Aux:因为快速Aux是可选的，转发器不是完全透明的。上游设备对于 FAUX_CAP的读取可以是转发器能力和下游设备能力的组合。如果任一个都不是快速Aux， 那么应答是“没有FAUX模式可用”。此外，如果转发器不支持快速Aux，对于其他FAUX相关寄存器的任何错误访问都不应该向下传给下游设备。相反，可以利用AuX_NaCk写入，并且利用0’ S的Aux_Ack读取，处理错误访问。如果快速Aux由转发器和下游设备支持，转发器可以在其上游和下游接口上处理快速Aux。转发器可以支持上游的训练。上游FAUX训练之后是下游FAUX链路的转发器控制训练。可以假设上游设备对FAUX相关DPCD寄存器的访问是转发器的本地FAUX相关DPCD寄存器。在训练期间，上游设备的访问是对转发器的寄存器的访问。当转发器训练其下游Aux信道用于FAUX操作时，转发器访问下游设备的 FAUX相关DP⑶寄存器。在训练完成之后，任何使用FAUX执行Aux信道传输(本地Aux传输以通过Aux传输访问DP⑶寄存器或I2C)可以符合显示端口标准。当通过转发器本地处理Aux信道FAUX传输以访问本地源(即本地DP⑶寄存器)时，在FAUX协议支持方面，可以遵循DPI. 2规范。当通过转发器将Aux信道FAUX传输传给下游设备时，转发器可以将所述传输作为FAUS传输传给下游接口。这是为了促进在FAUX上USB的潜在用途。7)⑶ID 不要求视频分支单元的转发器不要求⑶ID。8) DP⑶中的事件状态指示符空间a)DP 1. 2标准描述了 MST设备应该使用DP⑶中的事件状态指示符空间而不是常规的0x200空间。所述标准还描述了当MST源设备接收IRQ_HPD脉冲时，MST源设备必须读取0200^1-0200! 处的ESI字段而不是接收器状态字段(00200h区域)，因为ESI字段在单独的本地Aux RD事务中允许所有必要设备和链路状态信息，所述信息包括Rx能力变化和链路状态变化。b) DP 1. 2设备应该将0x200-0x205的内容镜像到ESI空间。如果分支或转发器想要使用ESI特征告诉上游设备其能力变化(下游链路未能训练为与上游相同的配置，并且转发器想要通过将其LINK_RATE能力改变为下一个较低值来重新训练上游链路)，其必须使用UPSTREAM_IS_SRC DP⑶比特来确定上游设备是否将使用ESI空间。如果通过上游设备写入该比特，转发器可以假设将使用ESI空间。c)转发器只对于认为是本地的寄存器更新ESI范围。转发器不考虑这些寄存器中除了 LANEX_X_STATUS_ESI 和 LANE_ALIGN_STATUS_UPDATED_ESI 寄存器之外的任何寄存器。这意味着转发器将对于ESI寄存器的所有访问(除了 LANEX_X_STATUS_ESI和LANE_ ALIGN_STATUS_UPDATED_ESI 之外)转发给下游设备。对于 LANEX_X_STATUS_ESI 和 LANE_ ALIGN_STATUS_UPDATED_ESI 寄存器，将按照与位于从 DPCD 地址 0020H 至 00204H 的 LANE_ X_X_STATUS和LANE_ALIGN_STATUS_UPDATED寄存器相同的方式处理。唯一的例外将是欺骗上游设备将转发器的上游链路重新训练为较低的能力。d)转发器重新训练以获取较低的链路速率接收器设备可以更新LINK_SERVICE_ IRQ.ESIO寄存器中的ESIRX_CAP_CHANGED，以指示上游设备需要重新读取其能力信息。这可以是接收器如何指示上游设备，其需要接收SST格式的流。对于大多数部分，转发器对此并不关心，因为这对转发器是透明的。然而，如果转发器需要按照比原始训练的速率更低的速率重新训练上游链路(下游链路未能训练到上游链路速率)，那么转发器需要更新这些DP⑶位置以欺骗上游设备将其训练到较低速率。9)全局时间代码(GTC)支持当转发器进入这种情况时，转发器不是透明的。转发器可能需要支持其上游和下游Aux信道上的GTC主/从功能。10)链路训练-2步法可以预期的是大多数转发器在两步方法中执行它们的上游和下游链路的链路训练，首先训练上游，接着训练下游。利用这种方法，所述上游设备可以开始Aux通信，因为转发器仍然在忙着训练其下游链路，所述转发器还没有为此做好准备。 转发器可以预期这些Aux传输，并且可以能够在支持链路训练的其自身的下游辅助传输和来自上游设备的传输之间进行复用。11)兼容性测试可以在转发器的下游接口处进行这种类型转发器的兼容性测
试ο在下文中，将对于DP⑶寄存器进行一些评述。一些寄存器可以不是包含在转发器中，而是只包含在下游设备中，即包含在目的设备中。因此，将访问传给目的设备，而无需转发器解释数据信号中的内容是什么，例如读取或写入数据中的内容是什么。如果寄存器包含在转发器和目的设备中，例如读取的访问可以是转发器和目的设备之间最低公共能力的组合。如果寄存器包含在转发器和目的设备中，对于该寄存器的访问可以是不透明的。 例如，在全局时间代码(GTC)操作期间，上游设备可以与转发器相互作用，并且包含转发器 GTC相关寄存器。当转发器用作GTC主机并且与目的设备会话以包括目的设备的GTC相关寄存器的使用时，转发器也可以利用这些寄存器。在下面的表中，示例示出了如何通过根据本发明一个示例实施例的透明转发器来处理从上游设备到不同DP⑶寄存器的DP⑶访问事务。所述表示出了在显示端口 1.2规范中所包括的DP⑶寄存器，其地址，转发器是否具有每一个寄存器的本地版本(暗示着诸如 DP rev、最大线路速率等之类的本地信息)，转发器是否将读取/写入传给每一个下游寄存器，以及转发器是否监听对于下游寄存器的写入。当查看下表时，以下内容应该铭记在心 包含特定DP⑶寄存器的本地版本的转发器暗示着其需要诸如DP rev、最大链路速率等等之类的本地信息。 如果转发器不具有寄存器的本地版本，而是对于寄存器的读取/写入向下传给下游设备，这暗示着下游寄存器是“主”寄存器。在可以从下游设备完成读取之前，从中读取将是AUX_DEFER’ d的。 如果转发器具有特定寄存器的本地版本，但是读取/写入向下传递，那么这暗示着在读取期间使用转发器和下游设备的寄存器的组合。例如，最大链路速率应该是转发器及其下游设备之间最低的速率。
如果转发器具有DP⑶寄存器的本地版本，并且读取/写入不向下传递，那么这暗示着上游设备实际上没有看见下游设备的DPCD寄存器。因为将上游链路与下游链路分离地训练，这也适用于链路训练期间的训练相关寄存器。在表中，将数字用于解释不同地址和转发器处理的具体特征。在“具有对于该寄存器的本地DP⑶”列中，无校验标记号码表示转发器(也称作DP 1. 2转发器)具有DP⑶寄存器的本地版本。没有校验标记暗示着其没有DP⑶寄存器的本地版本。校验标记“1”表示DP 1.2转发器和下游设备具有特定的寄存器，并且对于所述寄存器的访问不是透明的。例如，在全局时间代码操作期间，上游设备与转发器相互作用，并且包括转发器GTC相关寄存器。当转发器用作GTC主机并且与下游设备会话以包括下游设备的GTC相关寄存器的使用时，所述转发器也包括这些寄存器。在列“发送下游访问”列中，无校验标记号码表示DP 1. 2转发器将本地Aux写入和读取传给下游设备。只有检查“DP 1.2转发器具有本地寄存器”中的盒子时，将读取与本地DP⑶数据进行组合。写入将传给下游，并且在可用的情况下，将写入数据应用于本地 DP⑶寄存器(检查“DP 1. 2转发器监听写入”的盒子中)。校验标记“2”表示DP 1.2转发器将来自写入周期的信息向下传给这些寄存器，只是作为由上游接口上的周期的产生的非直接过程的一部分。例如，在上游接口的链路训练期间，在上游接口上的本地Aux传输期间，写入转发器的LINK_BW_SET。当训练下游接口时， 将使用相同的信息。校验标记“3”表示DP 1. 2转发器和下游设备具有特定的寄存器，并且对于所述寄存器的访问不是透明的。对于更多的信息请参见前表的脚注。表DP1. 2转发器(没有视频分支单元的转发器)_从上游侧进行的DP⑶处理
权利要求
1.一种显示端口转发器电路，包括上游数据接口 ；下游数据接口；多个显示端口配置数据DPCD寄存器，以及控制电路，与所述上游数据接口、下游数据接口和多个DPCD寄存器相连，所述控制电路配置为通过访问所述多个DPCD寄存器的一个或多个，对从所述上游数据接口接收到的、在 DP⑶访问事务的第一列表中所包括的DP⑶访问事务进行处理；以及通过提供透明通信路径以将所述事务转发至下游数据接口，对从所述上游数据接口接收到的、在DPCD访问事务的第二列表中所包括的DPCD访问事务进行处理。
2.根据权利要求1所述的显示端口转发器电路，其中所述控制电路还配置为对上游数据接口上的一个或多个通信链路以及下游数据接口上的一个或多个通信链路进行训练；在对上游和下游数据接口上的通信链路进行训练时，通过访问所述多个DPCD寄存器的一个或多个，对从上游数据接口接收到的、在链路训练事务的列表中所包括的DPCD访问事务进行处理；以及在对上游和下游数据接口上的通信链路进行训练之后，通过将DPCD访问事务转发至下游数据接口，对从上游数据接口接收到的、在链路训练事务的列表中所包括的DPCD访问事务进行处理。
3.根据权利要求2所述的显示端口转发器电路，其中对上游和下游数据接口上的通信链路进行训练将通信链路设置为第一链路速率；以及所述控制电路还配置为响应于对上游或下游数据接口上的一个或多个通信链路进行训练的失败，重新训练上游和下游数据接口上的通信链路，以将所述通信链路设置为小于第一速率的第二速率。
4.根据权利要求1所述的显示端口转发器电路，其中所述控制电路还配置为提供与上游数据接口相连的上游设备和与下游数据接口相连的下游设备之间的透明通信路径，用于在DPCD访问事务的第二列表中所包括的一个或多个DPCD访问事务。
5.根据权利要求1所述的显示端口转发器电路，其中所述DPCD访问事务的第二列表包括保留的DPCD访问事务。
6.根据权利要求1所述的显示端口转发器电路，其中所述控制电路还配置为响应于接收对于所述转发器不支持的DPCD寄存器的DPCD访问事务，提供透明通信路径以将所述 DP⑶访问事务转发至下游数据接口。
7.根据权利要求6所述的显示端口转发器电路，其中将对称的链路配置为具有相同的链路速率。
8.根据权利要求2所述的显示端口转发器电路，其中在DPCD访问事务的第一列表中包括一个或多个DP⑶访问事务，以及在DP⑶访问事务的第二列表中包括一个或多个DP⑶ 访问事务。
9.根据权利要求2所述的显示端口转发器电路，其中对上游数据接口上的一个或多个通信链路以及下游数据接口上的一个或多个通信链路进行训练，对上游和下游数据接口上的一个或多个链路进行配置，以符合由转发器电路和下游设备两者所支持的显示端口链路配置。
10.根据权利要求9所述的显示端口转发器电路，其中对上游数据接口上的一个或多个通信链路以及下游数据接口上的一个或多个通信链路进行训练，包括确定所述显示端口转发器电路的DPCD寄存器空间修正级别、链路速率、通路计数、最大向下传播、训练Aux Rd间隔和快速AUX能力；以及确定所述下游设备的DPCD寄存器空间修正级别、链路速率、通路计数、最大向下传播、 训练Aux Rd间隔和快速AUX能力。
11.根据权利要求1所述的显示端口转发器电路，其中所述DPCD访问事务的第二列表包括保留用于消息的DPCD寄存器的显示端口本地Aux事务。
12.根据权利要求1所述的显示端口转发器电路，其中DPCD访问事务的第二列表包括保留用于有效载荷带宽分配相关事务的DPCD寄存器的事务以及保留用于消息的DPCD寄存器的事务。
13.根据权利要求1所述的显示端口转发器电路，其中DPCD访问事务的第二列表包括保留用于功率管理相关事务的DPCD寄存器的事务以及保留用于消息的DPCD寄存器的事务。
14.根据权利要求13所述的显示端口转发器电路，其中所述控制电路还配置为响应于从上游数据接口接收到的功率管理事务，调节显示端口转发器电路的功率管理设置，并且更新所述多个DPCD寄存器的一个或多个。
15.根据权利要求1所述的显示端口转发器电路，其中所述显示端口转发器没有分配全局唯一的标识符。
16.一种操作显示端口转发器电路的方法，所述方法包括确定由转发器电路和与所述转发器电路相连的下游设备两者支持的链路配置；配置转发器电路和与转发器电路相连的上游设备之间的上游链路，所配置的上游链路提供由转发器电路和下游设备两者支持的确定的链路配置；配置转换器电路和下游设备之间的下游链路，所配置的下游链路和上游链路是对称的；响应于从上游链路接收显示端口配置数据DPCD访问事务，所述DPCD访问事务请求对 DPCD寄存器的第一列表中所包括的DPCD寄存器进行访问，通过访问转发器电路中所包括的多个DPCD寄存器的一个或多个，对DPCD访问事务进行处理；以及响应于从上游链路接收DPCD访问事务，所述DPCD访问事务请求对在DPCD寄存器的第二列表中所包括的DPCD寄存器进行访问，通过提供至下游链路的透明通信路径用于DPCD 访问事务，对显示端口访问事务进行处理。
17.根据权利要求16所述的方法，其中配置上游链路和下游链路包括通过访问转发器电路中所包括的多个DPCD寄存器的一个或多个，对从上游数据接口接收到的、在链路训练事务的列表中所包括的DP⑶访问事务进行处理，所述方法还包括在配置上游和下游链路之后，并且响应于从上游链路接收在链路训练事务的列表中所包括的DPCD访问事务，通过提供至下游链路的透明通信路径用于事务，对DPCD访问事务进行处理。
18.根据权利要求16所述的方法，其中配置上游和下游链路包括将上游和下游链路设置为相同的数据速率。
19.根据权利要求17所述的方法，其中在DPCD寄存器的第一列表和DPCD寄存器的第二列表中均包括一个或多个DP⑶寄存器。
20.根据权利要求16所述的方法，其中确定由转发器电路和与所述转发器电路相连的下游设备两者支持的链路配置包括确定所述转发器电路的DPCD寄存器空间修正级别、链路速率、通路计数、最大向下传播、训练Aux Rd间隔和快速AUX能力；以及确定所述下游设备的DPCD寄存器空间修正级别、链路速率、通路计数、最大向下传播、 训练Aux Rd间隔和快速AUX能力。
21.一种制造物品，包括处理器可读存储介质，所述处理器可读存储介质配置有配置数据，当通过处理集成电路IC执行时所述配置数据使得处理IC作为转发器控制电路操作，所述转发器控制电路配置为执行以下步骤确定由转发器电路和与所述转发器电路相连的下游设备两者支持的链路配置； 配置转发器电路和与转发器电路相连的上游设备之间的上游链路，所配置的上游链路提供由转发器电路和下游设备两者支持的确定的链路配置；配置转换器电路和下游设备之间的下游链路，所配置的下游链路和上游链路是对称的；响应于从上游链路接收显示端口配置数据DPCD访问事务，所述DPCD访问事务请求对 DPCD寄存器的第一列表中所包括的DPCD寄存器进行访问，通过访问转发器电路中所包括的多个DPCD寄存器的一个或多个，对DPCD访问事务进行处理；以及响应于从上游链路接收DPCD访问事务，所述DPCD访问事务请求对在DPCD寄存器的第二列表中所包括的DPCD寄存器进行访问，通过提供至下游链路的透明通信路径用于DPCD 访问事务，对显示端口访问事务进行处理。
22.根据权利要求21所述的制造物品，其中配置上游和下游链路包括通过访问在转发器电路中所包括的多个DPCD寄存器的一个或多个，对从上游数据接口接收到的、在链路训练事务中所包括的DPCD访问事务进行处理；所述转发器控制电路还配置为在配置上游和下游链路之后、并且响应于接收在链路训练事务的列表中所包括的DPCD访问事务，通过提供至下游链路的透明通信链路用于所述事务，对DP⑶访问事务进行处理。
23.一种转发器电路，包括 上游数据接口 ；下游数据接口；多个配置数据寄存器；以及控制电路，与上游数据接口、下游数据接口和寄存器相连，所述控制电路配置为 按照链路配置模式操作使用多个寄存器的一个或多个，对涉及链路训练的、从上游数据接口接收到的寄存器访问事务进行处理，以配置在与上游数据接口相连的外部上游设备和与下游数据接口相连的外部下游设备之间进行通信的链路；以及对于在寄存器访问事务的第一列表中所包括的一个或多个DPCD访问事务，按照透明链路通信模式操作提供在与上游数据接口相连的上游设备和与接收器数据接口相连的下游设备之间链路中的透明通信路径。
24.根据权利要求23所述的转发器电路，其中提供透明通信路径包括将从上游数据接口接收到的寄存器访问事务转发给下游数据接口。
全文摘要
根据示例实施例，提出了转发器设备用于处理信号传输，具体地用于显示端口环境。所述转发器与上游设备和下游设备相连，所述转发器适用于将从上游设备接收到的数据传输至下游设备，并且适用于在传输之前修整信号。所述转发器配置为在上游设备和下游设备之间提供透明通信路径，用于属于第二组DPCD访问事务的DPCD访问事务。对于属于第一组DPCD访问事务的DPCD访问事务，所述转发器配置为通过访问在转发器中所包括的一个或多个DPCD寄存器来对DPCD访问事务进行处理。
文档编号G09G5/00GK102436799SQ20111028719
公开日2012年5月2日 申请日期2011年9月23日 优先权日2010年9月24日
发明者肯尼斯·哈拉米诺 申请人:Nxp股份有限公司