用于显示器的驱动电路、显示器以及驱动显示器的方法

专利名称：用于显示器的驱动电路、显示器以及驱动显示器的方法
技术领域：
本发明涉及一种驱动基于交织图像信号执行显示的显示器的驱动电路、包括该驱动电路的显示器以及驱动该显示器的 方法。
背景技术：
近年来，在显示器中，液晶显示器已经已经替代(supplant) 了 CRT(阴极射线管)显示器。由于液晶显示器厚度小于CRT显示器，因此液晶显示器易于实现空间节省，并且由于液晶显示器使用的较小的功率，因此液晶显示器在生态学方面具有优势。在显示器领域，经常使用交织图像信号，在交织图像信号中，每帧图像的图像信息被划分成两个场图像的图像信息，每个场图像包含该帧图像的交替行式映象(lineimage)。当交织图像信号被荣膺到CRT显示器，例如，CRT显示器在其各自的位置交替地显示这些两个场图像。另一方面，当交织图像信号被供应到液晶显示器时，例如，液晶显示器通过所谓的IP转换将交织图像信号转换成逐行(progressive)图像信号，并基于所产生的帧图像执行显示，而且，存在一种液晶显示器，其包括显示部分，该显示部分具有与交织图像信号的每个场图像的像素数量相同数量的像素，并且在不执行IP转换的情况下以分时方式照原样显示各个场图像。这种不执行IP转换的显示器容许以一种比执行IP转换的显示器简单的配置基于交织图像信号执行显示。在典型的显示器中，出现一种称之为“烙印(burn-in) ”现象，其中，例如，当一幅图像显示一段较长的时间时，即使在显示另一幅图像之后，该显示较长时间段的图像轻微呈现出来。在液晶显示器中，这种现象也会出现，并且已经提出了各种克服这种现象的尝试。例如，日本待审专利申请H8-191421就披露了不执行IP变换的液晶显示器，其通过每帧使得像素信号反相来驱动，并且以预定间隔改变使得像素信号反相的方法。

发明内容
期望在典型显示器中获得较高图像质量。而且期望在不执行IP转换的液晶显示器中获得图像质量的进一步改进。期望提供一种能够改善图像质量的用于显示器的驱动电路、显示器、以及驱动显示器的方法。根据本发明的实施例，提供了一种用于显示器的驱动电路，该驱动电路包括像素信号生成部分，生成像素信号和将像素信号提供给显示部分，该像素信号在第一时段和第二时段中的每一个中每帧时段被反相，第一时段和第二时段被交替提供；以及写控制部分，控制将在第一时段和第二时段中的每一个中除了前导时段之外执行的把像素信号写入显不部分，该前导时段提供在第一时段和第二时段中的每一个中，并且具有从第一时段和第二时段中的每一个开始的预定长度。根据本发明的实施例，提供了一种显示器，包括像素信号生成部分，生成像素信号，该像素信号在第一时段和第二时段中的每一个中每巾贞时段被反相，第一时段和第二时段被交替提供；显示部分基于像素信号执行显示；以及写控制部分，控制将在第一时段和第二时段中的每一个中除了前导时段之外执行的把像素信号写入显示部分，该前导时段提供在第一时段和第二时段中的每一个中，并且具有从第一时段和第二时段中的每一个开始的预定长度。根据本发明的实施例，提供了一种驱动显示器的方法，包括生成像素信号并将像素信号提供给显示部分，该像素信号在第一时段和第二时段中的每一个中每帧时段被反相，第一时段和第二时段被交替提供；以及控制将在第一时段和第二时段中的每一个中除了前导时段之外执行的把像素信号写入显示部分，该前导时段提供在第一时段和第二时段中的每一个中，并且具有从第一时段和第二时段中的每一个开始的预定长度。在根据本发明的实施例的所述用于显示器的驱动电路、显示器以及驱动显示器的方法中，在被交替提供的第一时段和第二时段中的每一个中，每帧被反相的像素信号被提供到显示部分。此时，除了前导时段之外，在第一时段和第二时段中的每一个中，以从第一时段和第二时段中的每一个的起始开始预定的长度，像素信号被写入显示部分。
在根据本发明的实施例的所述用于显示器的驱动电路、显示器以及驱动显示器的方法中，除了前导时段之外，在第一时段和第二时段中的每一个中，像素信号被写入显示部分，因此，图像质量能够得到改善。应该理解到，前述总体描述以及后面的详细描述都只是示例性的，并且是为了提供所要求保护的技术的进一步解释。


采用附图来提供对本发明的进一步的理解，并且这些附图包含在本说明书中并构成说明书的一部分。这些附图与本说明书一起图释了实施例并用来解释本发明的原理。图I是图释根据本发明第一实施例的显示器的配置实例的方块示意图。图2A到2C是用于描述交织图像的示例性示意图。图3是图释图I中所示反相控制部分的实例的电路示意图。图4A和4B是用于描述基于第一场图像和第二场图像的显示的解释性示意图。图5是图释图I中显示部分的配置实例的解释性示意图。图6是图释图I中显示器的操作实例的定时波形图。图7是图释图I中显示器的操作实例的另一个定时波形图。图8是图释图I中所示的反相信号生成部分和反相信号控制部分的操作实例的定时波形图。图9A到9C是用于描述交织图像的实例的解释性示意图。图IOA和IOB是描述图9A到9C所示的图像的显示的解释性示意图。图11是是图释图I中显示器的操作实例的另一个定时波形图。图12是图释根据比较实例的显示器的配置实例的方块图。图13是图释根据比较实例的显示器的操作实例的定时波形图。图14是图释根据第一实施例的修改形式的显示器的配置实例的方块示意图。图15是图释图14中所示的反相控制部分的配置实例的电路示意图。图16是图释根据第一实施例的另一个修改形式的反相控制部分的配置实例的电路不意图。图17是图释根据第二实施例的显示器的配置实例的方块示意图。图18是图释图17中所示的显示器的操作实例的流程图。图19是图释根据第三实施例的显示器的配置实例的方块示意图。图20是图释图19中所示的显示器的操作实例的流程图。图21是图释根据第三实施例的修改形式的显示器的操作实例的流程图。
具体实施例方式下面将参照附图详细描述本发明的实施例。需要注意的是，将按照如下顺序进行描述。I.第一实施例2.第二实施例3.第三实施例(I.第一实施例)[配置实例](整体配置实例)图I图释了根据本发明第一实施例的显示器的配置实例。显示器在不执行IP转换的情况下基于所供应的交织图像执行显示。应该注意的是，根据本发明的实施例的用于显示器的驱动电路和驱动显示器的方法通过该十实施例来实施并将进行描述。显示器I包括控制部分11、定时控制部分16、反相信号生成部分15、反相控制部分30, VRAM(视频RAM) 12、RGB解码部分13、反相部分14、以及显示部分20。控制部分11是基于所供应的图像信号Vdisp将控制信号供应到VRAM12、RGB解码部分13、反相信号生成部分15、以及定时控制部分16以便控制它们彼此同步操作的电路。图像信号Vdisp是交织图像信号，并且多个(在本例中是两个)场图像的图像信息被交替地供应到显示器I。图2A到2C示意性描述交织图像的实例，并且图2A、2B、和2C分别图释了帧图像F、第一场图像Fil以及第二场图像Fi2。如图2A所示，帧图像F由多个行式映象(line image)构成。例如，在图像信号Vdisp是SD (标准分辨率)信号的情况下，帧图像F包括720 (水平)X 480 (垂直)像素的像素信息。而且，例如，在图像信号Vdisp是HD(高分辨率)信号的情况下，帧图像F包括1920 (水平)X 1080 (垂直)像素的像素彳目息。第一场图像Fil和第二场图像Fi2(参见图2B和2C)每个都包含帧图像F (参见图2A)的交替的行式映象L。例如，场图像(第一场图像Fil和第二场图像Fi2)每个在图像信号Vdisp是SD (标准分辨率)信号的情况下都包括720 (水平)X 240 (垂直)像素的像素信息以及在图像信号Vdisp是HD (高分辨率)信号的情况下都包括1920 (水平)X 540 (垂直)像素的像素信息.控制部分11向VRAM 12中写入图像信号Vdisp供应的每个场图像的图像信息，并在执行显示时从VRAM 12中读取图像数据。而且，控制部分11将从VRAM 12读取的图像信息以及控制信号供应给RGB解码部分13，并且将控制信号供应到反相信号生成部分15和定时控制部分16。定时控制部分16响应于来自控制部分11的控制信号生成多个控制信号，以便将该控制信号供应到显示部分20和反相控制部分30。更具体而言，定时控制部分16生成水平同步信号HST、时钟信号HCLK、水平启用信号HEN、垂直同步信号VST、以及时钟信号VCLK，以便将这些信号供应到显示部分20。而且，定时控制部分16生成反相控制信号FRP和垂直启用信号VEN以便将这些信号与垂直同步信号VST —起供应到反相控制部分30。如后面所描述的，水平同步信号HST是一个具有每个水平时段(IH) —个脉冲波形的信号，而垂直同步信号VST是一个具有每个垂直时段(IV) —个脉冲波形的信号。而且，如后面将描述的，水平启用信号ffiN和垂直启用信号VEN控制向子像素Spix写入像素信号Vpix2。反相控制信号FRP是每个垂直时段被反相的信号。
反相信号生成部分15响应于控制部分11供应来的控制信号生成长时段反相信号INV，其以预定多个垂直时段的间隔使得逻辑反相。The logic of长时段反相信号INV的逻辑例如以大约I分钟的间隔被反相。反相控制部分30基于反相信号生成部分15供应来的长时段反相信号INV、反相控制信号FRP、垂直同步信号VST，、以及定时控制部分16供应来的垂直启用信号VEN生成反相控制信号FRP2和垂直启用信号VEN2。图3图释了反相控制部分30的配置实例。反相控制部分30包括异或(EX-OR)电路31、D型触发器电路32、同(EX-NOR)电路33，、以及和(AND)电路34。异或电路31确定长时段反相信号INV和反相控制信号FRP的异或，以便输出作为反相控制信号FRP2的结果信号。D型触发器电路32在其数据输入端子接收长时段反相信号INV和在其时钟输入端子接收垂直同步信号VST，并且与与垂直同步信号VST同步地对长时段反相信号INV进行采样以便输出米样结果作为信号VNl。同电路33确定长时段反相信号INV和来自D型触发器电路32的输出信号(信号VNl)的反相异或(EX-OR)，以便输出结果信号作为信号VN2。和电路34确定来自同电路33的输出信号(信号VN2)和垂直启用信号VEN的和(AND)以便输出结果信号作为垂直启用信号VEN2。在该配置中，反相控制部分30在长时段反相信号INV处于低电平的情况下，输出作为反相控制信号FRP2的具有反相控制信号FRP的电平相同电平的信号，并且在长时段反相信号INV处于高电平的情况下，输出反相控制信号FRP的反相信号。而且，反相控制部分30生成垂直启用信号VEN2，其在长时段反相信号INV被反相后的第一垂直时段内被切换到低电平，并且在其他垂直时段内被切换为具有与垂直启用信号VEN的电平相同电平的信号。VRAM 12是一个存储部分，保存图像信息，并且保存控制部分11供应来的场图像(第一场图像Fil和第二场图像Fi2)的图像信息，并且基于来自控制部分11的请求供应该图像信息。RGB解码部分13基于来自控制部分11的图像信息和控制信号生成像素信号VpixR、VpixG、以及VpixB，它们是红(R)、绿(G)、和兰(B)分量的模拟信号。因该注意的是，在下面的描述中，为了方便起见，“像素信号Vpix”适当地被用来代表像素信号VpixR、VpixG、和VipxB中的任意一个。因该注意的是，例如，控制部分11、反相信号生成部分15、以及RGB解码部分13可以构成一个微控制单元(MCU)。反相部分14响应于反相控制部分30供应来的反相控制信号FRP2控制对RGB解码部分13供应来的像素信号VpixR、VpixG、以及VpixB的反相操作，以便输出结果信号作为像素信号VpiXR2、VpiXG2、以及VpixB2。更具体而言，如后面将描述的，反相部分14在反相控制信号FRP2处于高电平的情况下按照像素信号VpixR2、VpixG2、以及VpixB2的原样输出像素信号VpixR、VpixG、以及VpixB，并且在在反相控制信号FRP2处于低电平的情况下输出像素信号VpixR、VpixG、以及VpixB的反相信号作为像素信号VpixR2、VpixG2、以及VpixB2。应该注意的是，在下面的描述中，为了方便起见，“像素信号Vpix2”适当地被用来代表像素信号像素信号VpixR2、VpixG2、以及VpixB2中的任意一个。显示部分20是液晶显示部分，并且基于反相部分14供应来的像素信号VpixR2、VpixG2、以及VpixB2以及反相控制部分30和定时控制部分16供应来的各种控制信号执行显示。在该实例中，显示部分20是通常的白色类型(white type)。不过，显示部分20并不 限于此，并且可以是通常的黑色类型(black type)。显示部分20包括与每个场图像中的像素的数量相同数量的像素。换句话说，在显示部分20中，垂直方向的像素数量是帧图像F中的像素数量的一半。图4A和4B图释了显示部分20中的图像的显示，并且图4A图释了第一场图像Fil被显示的情况，而图4B图释了第二场图像Fi2被显示的情况。图4A和4B分别对应于图2B和2C。更具体而言，当显示第一场图像Fil时，如图4A所示，图2B中的图像被显示，当显示第二场图像Fi2时，如图4B所示图2C中的图像被显示。在显示器I中，包含在交织图像信号中的场图像被交替显示而不执行IP转换。图5图释显示部分20的配置实例。显示部分20包括水平扫描部分21、M个和(AND)电路22 (和电路22 (I)到22 (M))以及M个开关23 (开关23 (I)到23 (M)、垂直扫描部分26、N个和电路27 (和电路27⑴到27 (N))、以及排列成矩阵的像素Pix。水平扫描部分21基于水平同步信号HST和时钟信号HCLK沿水平方向扫描排列成矩阵的像素Pix。水平扫描部分21例如由移位寄存器构成，并且水平同步信号HST和时钟信号HCLK分别被供应到水平扫描部分21的数据输入端子和时钟输入端子。在该配置中，水平扫描部分21按序从移位寄存器的各个级别输出脉冲信号作为与时钟信号HCLK同步的扫描信号SHl到SHM。和电路22⑴到22 (M)是确定水平扫描部分21供应来的扫描信号SHl到SHM和水平启用信号ffiN的和(AND)以便输出结果信号作为扫描信号cpHl到cpHM的电路。开关23 (I)到23 (M)是响应于来自相应和电路22 (I)到22 (M)的输出信号(扫描信号CpHl到cpHM)而被接通或关闭的开关。开关23(1)到23(M)每个例如由使用薄膜晶体管(TFT)的模拟开关构成。像素信号Vpix2由反相部分14供应到开关23 (I)到23 (M)的每一个的一端，而开关23 (I)到23 (M)的每一个的另一端通过像素信号线SGL被连接到像素Pix。更具体而言,红色的像素信号VpixR2被供应到开关23 (I),绿色的像素信号VpixG2被供应到开关23 (2)，而蓝色的像素信号VpixB2被供应到开关23 (3)。之后，当开关被接通时，像素信号VpixR2、VpixG2、以及VpixB2通过像素信号线SGL分别给供应到像素Pix的R、G、和B的子像素SPix (将在下面描述)。垂直扫描部分26基于垂直同步信号VST和时钟信号VCLK沿着垂直方向扫描描排列成矩阵的像素Pix。垂直扫描部分26例如由移位寄存器构成，并且垂直同步信号VST和时钟信号VCLK分别被供应到垂直扫描部分26的数据输入端子和时钟端子。在该配置中，垂直扫描部分26按序从移位寄存器的各个级别暑促和脉冲信号作为与时钟信号VCLK同步的扫描信号SVl。和电路27⑴到27 (N)是确定来自垂直扫描部分27的扫描信号SVl到SVN以及垂直启用信号VEN2的和(AND)以便分别输出结果信号作为扫描信号CpVl到cpVN的电路。和电路27⑴到27 (N)的输出端子通过扫描信号线GCL连接到像素Pix。像素Pix是产生显示图像的显示元素。每个像素Pix由三个子像素SPix构成。该子像素SPix每个包括TFT器件和Tr和液晶器件LC。TFT器件Tr由薄膜晶体管(TFT)构成，并且，在该实例中，TFT器件Tr由n-沟道MOS(金属氧化物半导体)TFT构成。TFT器件Tr的源极和栅极分别连接到像素信号线SGL和扫描信号线GCL，TFT器件Tr的漏极连接到液晶器件LC的端部。液晶器件LC的一端连接到TFT器件Tr的漏极，而共用(common)电压VCOM(例如0V)被施加到is applied to the other end of液晶器件LC的另一端。·在显示部分20中排列成一行的子像素SPix通过扫描信号线GCL与另一个相连。而且，在显示部分20中排列成一列的子像素SPix通过像素信号线SGL与连一个相连。在该配置中，在显示部分20中，通过驱动垂直扫描部分26和和电路27(1)到27 (N)对扫描信号线执行按行顺序的扫描来以时分方式逐一选择水平行。之后，水平扫描部分21以及和电路22 (I)到22 (M)通过顺序扫描选择像素信号线SGL，而反相部分14通过所选择的像素信号线SGL将像素信号Vpix2供应到子像素SPix。在每个子像素Spix中，当TFT器件Tr开启(on)时，像素信号Vpix2作为像素电势(potential) Vp被写入液晶器件LC的端部，并且在TFT器件Tr被关闭(off)时，液晶器件LC与像素信号线SGL电分离以便被切换到高阻抗(impedance)状态，由此维持该像素电势Vp。而且，水平启用信号HEN和垂直启用信号VEN2控制向子像素Spix写入像素信号Vpix2。更具体而言，在水平启用信号HEN和垂直启用信号VEN2两者都处于高电平的情况下，像素信号Vpix2通过上述操作被写入子像素Spix。另一方面，在水平启用信号HEN处于高电平而垂直启用信号VEN2处于低电平的情况下，所有扫描信号CpVl到cpVN都被切换到低电平；因此，即使像素信号Vpix2被施加到像素信号线SGL，像素信号Vpix2也不会被写入子像素Spix。而且，在水平启用信号HEN处于低电平的情况下，所有的扫描信号CpHl到CpHM都被切换到低电平；因此，所有的开关23(1)到23(M)都被断开，由此不向像素信号线SGL施加像素信号Vpix2。在此，在本发明中，RGB解码部分13和反相部分14对应于“像素信号生成部分”的具体实例。在本发明中，反相控制部分30对应于“写控制部分”的具体实例。在本发明中，长时段反相信号INV对应于“逻辑信号”的具体实例，而反相信号生成部分15对应于“逻辑信号生成部分”的具体实例。在本发明中，TFT器件Tr对应于“像素开关”的具体实例。在本发明中，开关23(1)到23(M)对应于“信号线开关”的具体实例。[操作和功能]下面，将描述根据该实施例的显示器I的操作和功能。(整体操作的概述)第一，参照图1，下面将描述整个操作的概述。控制部分11基于所供应的图像信号Vdisp将控制信号供应到VRAM 12、RGB解码部分13、反相信号生成部分15、以及定时控制部分16以便控制它们彼此同步运行。定时控制部分16生成多个控制信号以便将这些控制信号供应到显示部分20和反相控制部分30。反相信号生成部分15生成长时段反相信号INV,而反相控制部分30基于长时段反相信号INV等生成反相控制信号FRP2和垂直启用信号VEN2。RGB解码部分13生成像素信号VpixR、VpixG、以及VpixB。反相部分14响应于反相控制信号FRP2控制对像素信号VpixR、VpixG、以及VpixB的反相操作以便输出结果信号作为像素信号VpixR2、VpixG2、以及VpixB2。显示部分20基于像素信号VpixR2、VpixG2、以及VpixB2、垂直启用信号VEN2等执行显示。(显示器I的具体操作)下面，参照图6和7，下面将描述显示器I的具体操作。图6图释了显示器I中的显示操作的定时波形实例，并且部分(A)图释垂直同步信号VST的波形，部分(B)图释时钟信号VCLK的波形，而部分(C)图释了垂直启用信号VEN的波形，部分⑶图释了扫描信号CpVl到CpVN的波形，部分(E)图释了反相控制信号FRP2 的波形，部分(F)图释了像素信号VpixR、VpixG、以及VpixB的波形，以及部分(G)图释了像素信号VpixR2、VpixG2、以及VpixB2的波形。应该注意到，在图6中，长时段反相信号INV(未示出)是图钉在点电平或高电平。图7图释了显示器I中在一个水平时段内的显示操作的实例。在一个水平时段中，部分(A)图释了水平同步信号HST的波形，部分(B)图释了时钟信号HCLK的波形，部分(C)图释了水平启用信号HEN的波形，部分⑶图释了扫描信号SHl到SHM的波形，部分(E图释了扫描信号CpHl到CpHM的波形，以及部分(F)图释了像素信号VpixR2、VpixG2、以及VpixB2的波形。在该实例中，开关23(1)到23 (M)在对应的扫描信号处于高电平时被接通。显示器I每个垂直时段(IV)交替显示第一场图像Fil和第二场图像Fi2。在此时，像素信号VpixR2、VpixG2、以及VpixB2每个垂直时段被反相。垂直时段的长度例如为16. 7 [毫秒](=1/60 [Hz])。该操作将在下面详细描述。首先，定时控制部分16在定时tlO处生成作为垂直同步信号VST的脉冲信号(参见图6的部分(A))。接着，垂直时段(IV)开始。而且，在定时tlO处，定时控制部分16将时钟信号VCLK从低电平切换为高电平(参见图6的部分(B))。接着，垂直扫描部分26的移位寄存器对垂直同步信号VST的脉冲部分(高电平部分)进行采样以便将扫描信号CpVl从低电平切换到高电平(参见图6的部分(D))。因此，在显示部分20中，第一扫描信号线GCL被切换到高电平以便一条水平线经受显示写入操作。在从定时tlO到定时t20的一个垂直时段(IV)中，RGB解码部分13向反相部分14供应用于第一场图像Fil的像素信号VpixR、VpixG、以及VpixB。接着，在定时tlO处，反相控制部分30将反相控制信号FRP2从低电平切换到高电平(参见图6的部分(E))。同时，反相部分14照原样输出用于RGB解码部分13供应来的第一场图像Fil的像素信号VpixR、VpixG、以及VpixB作为像素信号VpixR2、VpixG2、以及VpixB2 (参见图6的部分(F)和(G))o接着，在从定时tlO到定时til的时段中(一个水平时段(IH))，如图I所示，像素信号Vpix2被写入到属于一个所选择的水平线的子像素Spix中。更具体而言，在图7中，定时控制部分16在定时t0周围生成脉冲信号作为水平同步信号HST (参见图7的部分(A)。接着，在定时tO处，定时控制部分16将时钟信号HCLK从高电平切换到低电平(参见图7的部分(B));因此，水平扫描部分21的移位寄存器水平同步信号HST的脉冲部分(高电平部分)进行采样以便将扫描信号SHl从低电平切换到高电平(参见图7的部分(D))。接着，在从定时tl到定时t2的时段，定时控制部分16将水平启用信号ffiN切换到高电平(参见图7的部分(C))。因此，在该时段，扫描信号CpHl被切换到高电平(参见图7的部分(E))，并且开关23(1)被接通，并且像素信号VpixR2被施加到第一像素信号线SGL，以便被供应到属于所述一个被选择的水平线的子像素Spix。接着在定时t3处，定时控制部分16将时钟信号HCLK从高电平切换到低电平(参见图7的部分(B))从而将扫描信号SHl从高电平切换到低电平以及将扫描信号SH2从低电平切换到高电平(参见图7的部分(D))。接着，在从定时t4到定时t5的时段中，定时控制部分16将水平启用信号ffiN切换为高电平(参见图7的部分(C))。因此，在该时段中，扫描信号cpH2被切换为高电平(参见图7的部分(E))，并且开关23(2)被接通，而像素信号VpixG2被施加到第二像素信号线SGL，以便被供应到属于所述一个被选择水平线的子像素Spix。因此，在从定时tO到定时t9 一个水平时段中(IH)，像素信号Vpix2被供应和写入到属于所述一 个被选择水平线的所有子像素Spix。接着，在定时til处，定时控制部分16将时钟信号VCLK从高电平切换到低电平(参见图6的部分(B)).因此，在垂直扫描部分26的移位寄存器中，数据被传送以便将扫描信号CpVl从高电平切换到低电平以及将扫描信号cpV2从低电平切换到高电平(参见图6的部分(D))。因此，在显示部分20中，第二扫描信号线GCL被切换到高电平以便选择一条将经受显示写入操作的水平线，并且在从定时til到定时tl2的时段中，像素信号Vpix2被写入到属于所述一条被选择的水平线的各个子像素Spix中。之后，对显示部分20的整个表面反复执行相似的操作直到定时t20为止以便顺序选择一条水平线，以便经受显示写入操作，由此顺序地将用于第一场图像Fil的像素信号Vpix2写入属于所述一条被选择的水平线的各个子像素Spix。因此，第一场图像Fil显示在显示部分20的整个表面。接着，在定时t20的周围，定时控制部分16生成脉冲信号作为垂直同步信号VST(参见图6的部分(A))。因此，完成该垂直时段(IV)，并开始随后的垂直时段。而且，在定时t20处，定时控制部分16将时钟信号VCLK从低电平切换到高电平(参见图6的部分(B))。因此，垂直扫描部分26的移位寄存器对垂直同步信号VST的脉冲部分(高电平部分)进行采样，以便将扫描信号CpVl从低电平切换到高电平(参见图6的部分(D))。因此，在显示部分20，第一扫描信号线GCL被切换到高电平以便选择一条水平线，以便经受显示写入操作。在从定时t20开始的一个垂直时段(IV)中，RGB解码部分13向反相部分14供应用于第二场图像Fi2的像素信号VpixR、VpixG、以及VpixB。之后，在定时t20处，反相控制部分30将反相控制信号FRP2从高电平切换到低电平(参见图6的部分(E))。同时，反相部分14使得用于RGB解码部分13供应来的第二场图像Fi2的像素信号VpixR、VpixG、以及VpixB反相，从而输出结果信号作为像素信号VpixR2、VpixG2、以及VpixB2 (参见图6的部分(F)和(G))。接着，在从定时t20到定时t21的时段中，像素信号Vpix2被写入属于所述一条被选择的水平线的各个子像素Spix。
接着，在定时t21处，定时控制部分16将时钟信号VCLK从高电平切换到低电平(参见图6的部分(B))。因此，在显示部分20中，第二扫描信号线GCL被切换为高电平以便选择一条水平线，从而经受显示写入操作，并且在从定时t21到定时t22的时段内，像素信号Vpix2被写入属于所述一条被选择的水平线的各个子像素Spix。
之后，对显示部分20的整个表面反复执行相似操作，以便顺序选择选择一条水平线，从而经受显示写入操作，由此顺序地将用于第二场图像Fi2的像素信号Vpix2写入属于所述一条被选择的水平线的各个子像素SPix。因此第二场图像Fi2被显示在显示部分20的整个表面。(反相信号生成部分15和反相控制部分30的具体操作)下面将描述反相信号生成部分15和反相控制部分30的具体操作。图8图释了反相信号生成部分15和反相控制部分30的操作的实例，部分(A)图释了长时段反相信号INV的波形，部分(B)图释了反相控制信号FRP的波形，部分(C)图释了反相控制信号FRP2的波形，部分(D)图释了垂直同步信号VST的波形，部分(E)图释了信号VN1(D型触发器电路32的输出信号)的波形，部分(F)图释了信号VN2(同电路33的输出信号)的波形，部分(G)图释了垂直启用信号VEN的波形，以及部分⑶图释了垂直启用信号VEN2的波形。在显不器I中，基于长时段反相信号INV建立两个反相时段PA和PB (第一时段和第二时段)。反相部分14通过在两个反相时段PA和PB之间不同的方法对像素信号执行反相操作。接着，在反相时段PA和PB的每一个中，显示部分20基于反相部分14供应来的像素信号Vpix2每垂直时段(IV)交替显示第一场图像Fil和第二场图像Fi2。下面将详细描述该操作。在从定时t30到定时t40的时段，反相信号生成部分15将长时段反相信号INV切换到低电平(参见图8中的部分(A)。因此，在该时段中(反相时段PA)，反相控制部分30的异或电路31输出电平与定时控制部分16供应来的(参见图8中的部分(C))反相控制信号FRP的电平相同的信号作为反相控制信号FRP2(参见图8中的部分(B))。而且，在从定时t40到定时t50的时段，反相信号生成部分15将长时段反相信号INV切换到高电平(参见图8中的部分(A))。因此，在该时段中(反相时段PB)，反相控制部分30的异或电路31输出电平定时控制部分16供应来的(参见图8中的部分(C))反相控制信号FRP作为反相控制信号FRP2(参见图8中的部分(B))。结果，在具有反相时段PA和反相时段PB之间的边界(border)的相邻垂直时段中，反相控制信号FRP2处于相同的电平。响应于以输出结果信号作为像素信号VpixR2、VpixG2、以及VpixB2的方式生成的反相控制信号FRP2，反相部分14对RGB解码器13供应来的像素信号VpixR、VpixG、以及VpixB执行反相控制。而具体而言，在反相控制信号FRP2处于高电平的情况下，反相部分14照原样输出像素信号VpixR、VpixG、以及VpixB作为像素信号VpixR2、VpixG2、以及VpixB2，并且在反相控制信号FRP2处于低电平的情况下，反相部分14使得像素信号VpixR、VpixG、以及VpixB反相，以便输出结果信号作为像素信号VpixR2、VpixG2、以及VpixB2。换句话说，反相操作方法在反相时段PA和反相时段PB之间是有区别的。而且，在反相时段PA和PB两者内，反相控制部分30的D型触发器电路32在与垂直同步信号VST(参见图8中的部分(D))的上升边(rising edge)同步的时刻对长时段反相信号INV(参见图8中的部分(A))进行采样。此时，尽管没有图示，在定时t30附近，在垂直同步信号VST上升之后，长时段反相信号INV下降，并且在定时t40的附近，在垂直同步信号VST上升之后，长时段反相信号INV上升，因此，D型触发器电路32输出信号VNl (参见图8中的部分(A)和(E))，该信号是延迟了一个垂直时段(IV)的长时段反相信号INV。换句话说，D型触发器电路32起到一个将长时段反相信号INV延迟一个垂直时段(IV)的延迟电路的功能。同电路33确定长时段反相信号INV(参见图8中的部分(A))和信号VNl (参见图8中的部分(E))的异或的反相信号，以便输出该反相信号作为信号VN2(参见图8中的部分(F))。信号VN2是一个在反相时段PA和PB两者中仅仅在第一垂直时段处于低电平并且在另一个时段处于高电平的信号。和电路34确定垂直启用信号VEN(参见图8中的部分(G))和信号VN2(参见图8中的部分(F))的和(AND)，以便输出结果信号作为垂直启用信号VEN2。垂直启用信号VEN2是一个在反相时段PA和PB两者中仅仅在第一垂直时段处于低电平并且在另一个时段处于相同电平的信号。
在显示部分20中，基于垂直启用信号VEN2控制向子像素Spix中写入像素信号Vpix2。更具体而言，在垂直启用信号VEN2处于高电平的情况下，在显示部分20中执行行顺序(line-sequential)扫描，并从一个水平行到另一个水平行将像素信号Vpix2写入子像素Spix。另一个方面,在垂直启用信号VEN2处于低电平的情况下,所有扫描信号CpVl至IJcpVN被切换到低电平；所有子像素SPix的TFT器件Tr被断开，并因此不执行向子像素SPix中写入像素信号Vpix2。换句话说，在反相时段PA和PB的每一个中的第一垂直时段中，垂直启用信号VEN2被切换为低电平；因此，在整个显示屏不执行写入子像素Spix。因此，在该时段，子像素Spix中的每一个中，TFT器件Tr被断开，由此基本上维持像素电势Vp。因此，显示器I每垂直时段(IV)交替显示第一场图像Fil (第一场图像显示时段PU)和第二场图像Fi2 (第二场图像显示时段PW2)，除了反相时段PA和PB每一个的第一 垂直时段。下面，将参照具体实例描述反相信号生成部分15和反相控制部分30的功能。图9A到9C示意性图释了交织图像的实例，并且图9A、9B、以及9C分别图释了帧图像F、第一场图像Fil、以及第二场图像Fi2。在该实例中，显示器I显示静图像(stillimage)。在图9A到9C中，阴影区域是显示白色(WH)的区域而其他区域是显示黑色(BL)的区域。图IOA和IOB图释了显示部分20中图像的显示，并且图IOA图释了显示图9B所示的第一场图像Fil的情形，而图IOB图释了显示图C所示的第二场图像Fi2的情形。在显示器I中，图IOA和IOB所示的场图像Fil和Fi2被交替地显示，并且，在此时，在区域R2中，当第一场图像Fil被显示时显示黑色(参见图10A)，而当第二场图像Fi2被显示时显示显示白色(参见图10B)。而且，在区域R3中，当第一场图像Fil被显示时显示白色(参见图10A)，而当第二场图像Fi2被显示时显示显示黑色(参见图10B)。图11图释了在如图IOA和IOB中所示执行显示的情况下显示器I中显示操作的实例，并且部分(A)图释了长时段反相信号INV的波形，部分⑶图释了反相控制信号FRP2的波形，部分(C)图释了垂直启用信号VEN2的波形，以及部分⑶到(F)图释了像素电势Vp的波形。在图11中，部分⑶图释了一贯显示黑色的区域Rl的子像素Spix中的像素电势Vp(Rl)，部分(E)图释了区域R2的子像素Spix中的像素电势Vp(R2)，以及部分(F)图释了区域R3的子像素Spix中的像素电势Vp(R3)。应该注意的是，在图11中，定时t30到t50分别对应于图8中的定时t30到t50。在一贯显示黑色的区域Rl的子像素SPix中，如部分⑶中所示，在图11中，响应于反相控制信号FRP2(参见图11中的部分(B))，场图像Fil和Fi2中的每一个的像素信号Vpix2通过反相驱动被供应。在此时，由于子像素SPix在第一场图像Fil和第二场图像Fi2中显示相同的颜色，因此像素电势Vp具有关于共用电压(common voltage) VCOM作为其中心的AC波形(参见图11中的部分(D))。换句话说，像素电势Vp的时间平均值等于共用电压VCOM。在区域R2和R3的子像素SPix中，响应于反相控制信号FRP2，以相似的方式通过反相驱动执行写操作。如图IOA和IOB所示，与区域Rl中的子像素Spix不同，这些子像素Spix显示在第一场图像Fil和第二场图像Fi2之间不同的颜色；因此，像素电势Vp的时间平均值不等于共用电压VC0M。更具体而言，区域R2中的子像素Spix的像素电势Vp成为对应于第一场显示时段PWl中的黑色显示的电势和对应于第二场显示时段PW2中的白色显 示的电势；因此，如图11中的部分(E)所示，时间平均值Vavg在反相时段PA高于共用电压VCOM并且在反相时段PB低于共用电压VC0M。而且，区域R3中的子像素Spix的像素电势Vp成为对应于第一场显不时段PWl中的白色显不的电势和对应于第二场显不时段PW2中的黑色显示的电势；因此，如图11中的部分(F)所示，时间平均值Vavg在反相时段PA低于共用电压VCOM并且在反相时段PB高于共用电压VC0M。不过，在反相时段PA的像素电势Vp的时间平均值Vavg和在反相时段PB的像素电势Vp的时间平均值Vavg相对于共用电压VCOM具有反相关系；因此在反相时段PA和反相时段PB的整个时段中，像素电势Vp的时间平均值等于共用电压VC0M。因此，在显示器I中，提供了其中通过彼此间不同的方法执行的反相操作的反相时段PA和PB ;因此如图11中的部分⑶到(F)所示，使得像素电势Vp的时间平均值在反相时段PA和反相时段PB的整个时段中等于共用电压VC0M，由此降低了液晶显示器中所谓的“烙印”。而且,如上所述,在反相时段PA和PB中每一个的第一垂直时段中，垂直启用信号VEN2被切换为低电平，以便将所有扫描信号线GCL的电压(扫描信号CpVl to CpVN )切换为低电平。因此，在子像素Spix中，TFT器件Tr被断开，因此不执行向子像素SPix的写入操作；因此，如图11中的部分(D)到(F)所示，像素电势Vp维持在前一垂直时段的电势(波形部分Wl)。因此，如后面参照对比实例描述的那样，使得在长时段反相信号INV被反相时显示图像的失真(distortion)得到降低，并且使得图像的质量得到改善。(比较实例)接着，将相对于比较(comparative)实例描述该实施例的功能。在该比较实例中，也在反相时段PA和PB的每一个的第一垂直时段中执行向子像素Spix的写入操作。图12图释了根据比较实例的显示器IR的配置实例。显示器IR包括反相控制部分30R。反相控制部分30R等效于反相控制部分30 (参见图3)，但是不包括D型触发器电路32、同电路33、以及和电路34。因此，在比较实例中，在定时控制部分16中生成的垂直启用信号VEN照原样被供应到显示部分20。
图13图释了显示器IR中显示操作的实例，并且部分(A)图释了长时段反相信号INV的波形，部分(B)图释了反相控制信号FRP2的波形，部分(C)图释了垂直启用信号VEN2的波形，以及部分(D)图释了一贯显示预定中间色调(halftone)颜色的子像素Spix的像素电势Vp的波形。应该注意的是，在图11中，定时t30到t50分别对应于定时t30到t50。如图13所示，在根据比较实例的显示器IR中，在反相时段PA和PB的每一个的第一垂直时段中，垂直启用信号VEN处于高电平；因此，像素信号Vpix2在该时段被写入子像素Spix。在此时，在具有在反相时段PA和反相时段PB间的边界的相邻垂直时段中，连续施加具有相等电压的像素信号Vpix2。
不过，在现实中，在两个垂直时段中的像素电势可以彼此不相等。换句话说，在定时t29、t39等处像素信号Vpix2被反相以便被供应到子像素Spix的情况下，被充电到液晶器件LC的电荷量较大；因此，使得反相部分14足以驱动子像素Spix，并且像素电势Vp可以不被切换到足够的电平(波形部分W2)。另一放米昂，在定时t30、t40等处没有进行反相而像素信号Vpix2照原样被施加的情况下，被充电到液晶器件LC的电荷量较小；因此，使得反相部分14足以驱动子像素子像素Spix，并且使得像素电势Vp被切换为接近于期望电势的电平(波形部分W3)。因此，例如，在显示器IR在整个显示屏显示中间色调颜色的情况下，当长时段反相信号INV(参见图13中的部分(A))被反相时，整个屏幕的亮度(luminance)瞬间改变。换句话说，在使用以大约I分钟的间隔被逻辑反相的长时段反相信号INV的情况下，这种现象以大约I分钟的间隔出现，从而导致图像质量下降。另一方面，在根据该实施例的显示器I中，在反相时段PA和PB的每一个中的第一垂直时段中，不执行向子像素SPix写入像素信号Vpix2。因此，在具有在反相时段PA和反相时段PB间的边界的相邻垂直时段中，像素电势Vp得到维持，并且在具有在反相时段PA和反相时段PB间的边界的相邻垂直时段中的像素电势Vp因此变得彼此相等。因此，例如，即使在显示器I在整个显示屏显示中间色调颜色的情况下，使得当长时段反相信号INV被反相时整个屏幕的亮度瞬间改变的可能性降低，并且使得图像质量的降低得到抑制。[效果]如上所述，该实施例中，在反相时段PA和PB中的每一个的第一垂直时段中，不执行向子像素SPix的像素信号的写入操作；因此，使得图像质量的降低得到抑制。[修改形式1-1]在上述实施例中，在反相时段PA和PB中的第一垂直时段中，子像素SPix的TFT器件Tr被断开以便不执行像素信Vpix2写入才走；不过，本发明并不限于此，并且除了子像素Spix的TFT器件Tr之外，开关23⑴到23 (M)也可以被断开以便不将像素信号Vpix2施加到像素信号线SGL。下面将描述具体实例。图14图释了根据该修改形式的显示器IB的配置实例。根据该修改形式，显示器IB包括反相控制部分30B.除了在上述实施例中的反相控制部分30的功能之外，反相控制部分30B还具有基于水平启用信号HEN生成水平启用(enable)信号HEN2的功能。由反相控制部分30B生成的水平启用信号HEN2被供应到显示部分20。图15图释了反相控制部分30B的配置实例。反相控制部分30B包括和电路35.和电路35确定来自同电路33的输出信号(信号VN2)与水平启用信号HEN的和(AND)以便输出结果信号作为水平启用信号HEN2。
在该配置中，反相控制部分30B生成水平启用信号HEN2，该信号在长时段反相信号INV被切换之后的第一垂直时段内被切换到低电平,并且在其它时段内被切换为电平与水平启用信号ffiN的电平相同的信号。因此，在长时段反相信号INV被切换之后的第一垂直时段内(在反相时段PA和PB内的第一垂直时段)，开关23⑴到23(M)被断开；因此，像素信号Vpix2并不施加到像素信号线SGL。应该注意的是，在该实例中，开关23(1)到23(M)被断开；不过，例如，在反相部分14中可以包括相似的开关，并且该开关在长时段反相信号INV被切换之后的第一垂直时段内可被断开，由此不将像素信号VpixR2、VpixG2、以及VpixB2施加到显示部分20。[修改形式1-2]在上述实施例中，在反相控制部分30中，长时段反相信号INV被延迟一个垂直时段(IV);不过，本发明并不限于此，并且长时段反相信号INV可以被延迟多个垂直时段。下 面将以举例方式描述长时段反相信号INV被延迟两个垂直时段的情形。图16图释了根据该修改形式的反相控制部分30C的配置实例。该反相控制部分30C包括D型触发器电路32A和32B。长时段反相信号INV和垂直同步信号VST分别被供应到D型触发器电路32A的数据输入端子和时钟输入端子。D型触发器电路32B的数据输入端子连接到D型触发器电路32A的输出端子，而垂直同步信号VST被供应到D型触发器电路32B的时钟输入端子。D型触发器电路32B的输出信号被供应到同电路33。D型触发器电路32A和32B的组合起到了将长时段反相信号INV延迟一个垂直时段(IV)的两倍的时段的延迟电路的功能。因此在包括反相控制部分30C的显示器中，在反相时段PA和PB的每一个的最初的(first)两个垂直时段中，不容许执行向子像素Spix中像素信号的写入操作，因此图像质量的下降能都得到抑制。(2 第二实施例)接着，将在下面描述根据第二实施例的显示器2。在该实施例中，反相时段PA和PB的长度可以基于图像信号Vdisp而调节。应该注意的是相同的组件采用根据第一实施例的显示器I的相同的编号进行标记，并将不再进行描述。图17图释了根据该实施例的显示器2的配置实例。显示器2包括includes反相信号生成部分17。反相信号生成部分17基于存储在VRAM 12中的场图像调节长时段反相信号INV的反相间隔(interval)。图18图释了显示器2中的操作的流程图。在显示器2中，当在图像序列中没有发生运动时，长时段反相信号INV的反相间隔被调节到预定最小时段，并且在图像序列中发生运动时，该反相间隔被调节到一个较长的时段。长时段反相信号INV的反相间隔使用垂直时段的长度为单位(unit)通过一个变量(variable)P进行调节。接着，在长时段反相信号INV被反相后，从0开始每个垂直时段逐渐增加变量n，并且在变量n变得等于变量P时，长时段反相信号INV被反相。下面将详细描述这种反相。首先，控制部分11将所供应的图像信号Vdisp中包括的场图像写入VRAM 12(步骤 SI)。接着，控制部分11确认写入VRAM 12中的场图像是否为第一场图像(步骤S2)。在场图像是第一场图像的情况下，所述操作前进到步骤S3，并且在场图像不是第一场图像的情况下，所述操作前进到步骤S7。
在步骤S2中，在写入VRAM 12中的场图像是第一场图像的情况下，反相信号生成部分17基于存储在VRAM 12中的第一场图像执行运动检测(步骤S3)。例如，通过光流计算(optical flow calculation)能够执行该运动检测。作为一种光流计算算法,例如,可以采用 Horn-Schunck 方法。例如在 “Berthold K. P. Horn and Brian V. Schunck DeterminingOptical Flow, Artificial Intelligence, Vol.17, pp.185-203, Aug.1981 (BertholdK. P. Horn and Brian G. Schunck 确定光流，人工智能，17 卷，185-203 页，1981 年 8 月)”中描述了 Horn-Schunck 方法。接着，反相信号生成部分17基于步骤S3的运动检测结果检测场图像中是否发生运动(步骤S4).In the步骤S4，在检测到场图像序列中的运动的情况下，反相信号生成部分17逐步增加变量P(步骤S5)。而且，在步骤S4中，在没有检测到场图像序列中的运动的情况下，反相信号生成部分17将变量P调节到4096 (步骤S6)。接着，反相信号生成部分17确认变量n是否小于变量P (步骤S7)。在变量n小于变量P的情况下，所述操作前进到步骤S10，而在变量n等于或大于变量P的情况下，所述操作前进到步骤S8。 在步骤S7中,在变量n等于或大于变量P的情况下,反相信号生成部分17将变量n调节到0 (即重置变量n)(步骤S8)，以便使得长时段反相信号INV反相(步骤S9)。接着，反相信号生成部分17增加变量n (步骤S10)。接着，显示器2基于存储在VRAM 12中的场图像执行显示(步骤S11)。接着，所述操作返回到步骤SI，并且显示器2重复上述操作。在显示器2中，对场图像序列执行运动检测，并且基于场图像序列中是否出现运动来确定显示部分20显示该场图像时出现烙印的可能性。接着，当确定存在出现烙印的可能性时，变量P被调节为较小的值，以便降低烙印出现的可能性，并且在确定通过显示场图像而导致的烙印出现的可能性较低的情况下，变量P被调节为较大的值，以便抑制图像质量的下降。而具体而言，在反相信号生成部分17没有检测到场图像序列中的运动的情况下，变量P被调节到4096 (步骤S6)。换句话说，在该情况下，因为显示部分20显示其中没有出现运动的场图像序列，反相信号生成部分17确定显示部分20中会出现烙印，并将对应于长时段反相信号INV的反相间隔的变量P调节为最小值(在该实例中为4096)。因该注意的是，例如，在以60[Hz]的场速率(rield rate)显示场图像的情况下,长时段反相信号INV的反相间隔为68. 2[sec] ( = 4096/60[Hz])。因此，在场图像序列中没有出现运动的情况下，显示器2将变量P调节为最小值，以便以高频(high frequency)执行反相时段PA和反相时段PB的切换。因此，在显示器2中，能够使得显示部分20上出现烙印的可能性得到降低。而且，在检测到场图像序列中的运动的情况下，反相信号生成部分17增加变量P (步骤S5)。换句话说，在该情况下，因为显示部分20显示其中出现运动的场图像序列，反相信号生成部分17确定显示部分20中会烙印出现的可能性较低；因此对应于长时段反相信号INV的反相间隔的变量P被增力卩。因此，当场图像序列中出现运动时，显示器2将变量P调节为较大的值，以便降低反相时段PA和反相时段PB的切换频率。因此，在显示器2中，即使在长时段反相信号INV被反相时显示图像轻微(slightly)失真，也通常极少显示失真图像，因此能够降低图像质量的下降。而且，显示器2仅仅在写入VRAM 12中的场图像是第一场图像Fil的情况下执行运动检测(步骤S2和S3)。因此，在步骤S3和S4中，能够以较高的精度执行运动检测。换句话说，例如，在基于第一场图像Fil和第二场图像Fi2两者执行运动检测的情况下，在步骤S3中的运动检测中，可以检测到第一场图像Fil和第二场图像Fi2之间的差别导致的运动。另一方面，在仅仅基于第一场图像Fil执行运动检测的情况下，使得这种检测误差的可能性得到降低；因此，能够以较高精度检测场图像序列中的运动。应该注意的是，例如，仅仅被写入VRAM 12中的场图像是第一场图像Fil时执行运动检测；不过，本发明并不限于此，并且可以仅仅在被写入VRAM 12中的场图像是第二场图像Fi2时执行运动检测。因此，在该实施例中，反相时段PA和PB的长度可以基于检测场图像序列中运动的结果得到调节；因此，能够降低烙印，并且使得图像质量的降低得到抑制。而且，在该实施例中，在没有检测到场图像序列中的运动的情况下，长时段反相信 号的反相间隔被调节为预定的最小值以便以较高精度执行反相时段PA和反相时段PB的切换；因此，使得显示部分上的烙印得到降低。而且，在该实施例中，在检测到场图像序列中的运动的情况下，长时段反相信号INV的反相间隔被调节为变得较长，由此使得反相时段PA和反相时段PB的切换频率变得较低；因此，即使在长时段反相信号被反相时显示图像轻微失真的情况下，也能够使得图像质量的下降得到抑制。其它效果与第一实施例的类似。[修改形式2-1]在上述实施例中，基于场图像序列中是否出现运动来确定烙印出现的可能性；不过，本发明并不限于此，并可以基于出现运动的区域在整个场图像中的比例等于或大于一个预定值或者基于用于场图像的每个像素的像素信息的变换量是否等于或大于一个预定的值来确定出现烙印的可能性。[其它修改形式]在该第二实施例中，如在第一实施例的修改形式1-1的情形下，在反相时段PA和PB的第一垂直时段中，除了像素SPix的TFT器件Tr之外，开关23⑴到23 (M)也可以断开，或者如在第一实施例的修改形式1-2的情形，在反相控制部分30中，可以将长时段反相信号INV延迟多个垂直时段。(3 第三实施例)接着，下面将描述根据第三实施例的显示器3。根据第三实施例的显示器3类似于显示器2,不同在于在显示OSD(屏幕上显示(On Screen Display))图像时不执行运动检测。应该注意的是，相同的组件采用根据第二实施例的显示器2的相同标号来标记，并且不再进行描述。图19图释了根据该实施例的显示器3。显示器3包括OSD生成部分18和反相信号生成部分19。OSD生成部分18生成OSD图像。在OSD生成部分18中生成的OSD图像被叠加在VRAM 12中的上场图像，并且其上叠加OSD图像的场图像显示在显示部分20上。而且，OSD生成部分18生成表示OSD图像是否叠加在该场图像上的OSD标志信号Fosd。
反相信号生成部分19基于存储在VRAM 12中的场图像和OSD标志信号Fosd执行运动检测，以便长时段反相信号INV的反相间隔。图20图释了显示器3中的操作的流程图。应该注意的是，将不再描述与根据第二实施例的显示器2中的流程图中的步骤相同的步骤。在步骤S2中，在写入VRAM 12中的场图像是第一场图像的情况下，反相信号生成部分19检测由OSD生成部分18供应来的OSD标志信号Fosd是否为真(true)(步骤S21)。在OSD标志信号Fosd为真的情况下，所述操作前进到步骤S6，并且在OSD标志信号Fosd不为真的情况下，所述操作前进到步骤S3。而且，在步骤SlO之后，OSD生成部分18将所生成的OSD图像写入VRAM 12(步骤S22)。因此，在VRAM 12中，OSD图像被叠加到所存储的场图像上。在显示器3中，基于OSD标志信号Fosd确定是否执行运动检测。典型地，OSD图像是静止图像；因此，在显示部分20显示OSD图像的情况下，在显示部分20上会出现烙印。因此，在OSD标志信号Fosd为真的情况下，反相信号生成部分19在不执行运动检测的情况下，确定在显示部分20上会出现烙印，由此将对应于长时段反相信号INV的反相间隔的变·量P调节为最小值(在本实例中为4096)。因此，与在第二实施例等中的情形一样，能够使得出现烙印的可能性得到降低。因此，在该实施例中，在OSD标志信号Fosd为真的情况下，不执行运动检测；因此，能够使得电路操作负载得到减少。其它效果与第一实施例中的那些效果类似。[变化形式3-1]在上述实施例中，基于OSD标志信号Fosd是否为真来执行运动检测；不过本发明并不限于此，并且可以响应于例如OSD标志信号Fosd的切换来执行运动检测。下面将详细描述这种操作。图21图释了根据该修改形式的显示器3B的操作的流程图。应该注意的是，与根据该实施例的显示器3的流程图(参见图20)中的那些步骤相同的步骤将不再进行描述。在步骤S2中，在写入VRAM 12中的场图像是第一场图像的情况下，根据该修改形式的反相信号生成部分19B检测由OSD生成部分18供应来的OSD标志信号Fosd是否被切换(步骤S31)。在OSD标志信号Fosd被切换的情况下，所述操作前进到步骤S32，而OSD标志信号Fosd没有被切换的情况下，所述操作前进到步骤S3。在步骤S31中，在检测到OSD标志信号Fosd的切换的情况下，反相信号生成部分19B将变量n调节为0 (重置变量n)(步骤S32)，以便使得长时段反相信号INV反相(步骤S33)。接着，所述操作前进到步骤S6。因此,在显不器3B中，当OSD标志信号Fosd被切换时,长时段反相信号INV被反相，以便开始下一个反相时段PA和PB ;因此，能够使得显示部分20上出现烙印的可能性得到降低。更具体而言，例如，在OSD标志信号Fosd在从假(False)切换为真(True)之后，OSD图像(静止图像)导致的烙印会出现在显示部分20上；不过，当在at a timing whenOSD标志信号Fosd从假切换为真的定时处长时段反相信号INV被反相并且变量P被调节为最小值时(步骤S6)，能够使得在显示OSD图像的时段内出现烙印的可能性得到降低。而且，例如，当OSD标志信号Fosd从真转换为假时，长时段反相信号INV被反相，并且变量P被调节为最小值(步骤S6);因此，使得在已经显示OSD图像的时段内的状态被重置，并且能够使得烙印出现的概率得到降低。应该注意的是，在该实例中，当OSD标志信号Fosd被切换，长时段反相信号INV被反相；不过本发明并不限于此，并且，例如，仅仅在OSD标志信号Fosd从假切换为真的时候长时段反相信号INV被反相。[其它修改形式]在第三实施例中，如在第二实施例的修改形式2-1的情况下，例如，可以基于出现运动的区域在整个场图像中的比例等于或大于一个预定值或者基于用于场图像的每个像素的像素信息的变换量是否等于或大于一个预定的值来确定出现烙印的可能性。尽管参照这些实施例和修改形式描述了本发明技术，但是本发明技术并不限于此，而是可以进行各种修改。
例如在第二和第三实施例中，如在第一实施例的修改形式1-1的情况下，在反相时段PA和PB中的第一垂直时段中，除了子像素SPix的TFT器件Tr之外，开关23 (I)到23 (M)也可以被切断，并且在第一实施例的修改形式1-2的情况下，在反相控制部分30中，长时段反相信号INV可以被延迟多个垂直时段。而且，例如，在上述实施例等中，提供了水平扫描部分，并且在IH时段中，沿着水平方向执行扫描，以便将像素信号Vpix2写入像素Pix ;不过，本发明并不限于此，并且例如，在IH时段中，像素信号Vpix2可以同时被写入属于所选择的水平线的多个像素Pix。应该注意的是，本发明可以具有如下配置(I)用于显示器的驱动电路，该驱动电路包括像素信号生成部分，生成像素信号和将像素信号提供给显示部分，该像素信号在第一时段和第二时段中的每一个中每帧时段被反相，第一时段和第二时段被交替提供；以及写控制部分，控制将在第一时段和第二时段中的每一个中除了前导时段之外执行的把像素信号写入显示部分，该前导时段提供在第一时段和第二时段中的每一个中，并且具有从第一时段和第二时段中的每一个开始的预定长度。(2)根据(I)所述的用于显示器的驱动电路，其中像素信号生成部分在第一时段和第二时段中的每一个的起始定时不对像素信号进行反相。(3)根据⑴或⑵所述的用于显示器的驱动电路，其中包括逻辑信号生成部分，该逻辑信号生成部分生成具有在第一时段和第二时段之间不同的逻辑电平的逻辑信号，以及像素信号生成部分，基于逻辑信号控制像素信号的反相。(4)根据⑴至(3)所述的用于显示器的驱动电路，其中包括定时控制部分，该定时控制部分生成垂直同步信号，以及写控制部分基于逻辑信号和垂直同步信号建立前导时段。(5)根据⑷所述的用于显示器的驱动电路，其中写控制部分包括触发器电路与垂直同步信号同步地对逻辑信号进行采样，以及异或逻辑电路，确定来自触发器电路的输出信号与逻辑信号的异或，以及
写控制部分基于异或逻辑电路的输出信号建前导时段。(6)根据⑴至(5)所述的用于显示器的驱动电路，其中显示部分包括用于多个像素的像素开关，该像素开关发送像素信号，以及写控制部分在前导时段断开像素开关。(7)根据(6)所述的用于显示器的驱动电路，其中显示部分包括像素信号线，将像素信号供应到所述多个像素，以及信号线开关，将像素信号生成部分供应来的像素信号供应到像素信号线，以及
写控制部分还在前导时段断开信号线开关。(8)根据(3)所述的用于显示器的驱动电路，其中像素信号生成部分基于图像信号生成像素信号，以及逻辑信号生成部分基于图像信号检测图像素列中的运动，以及基于检测结果确定第一时段和第二时段的长度。(9)根据(8)所述的用于显示器的驱动电路，其中当没有检测到图像素列中的运动时，逻辑信号生成部分将第一时段和第二时段的长度调节到预定的最小值，当检测到图像素列中的运动时，逻辑信号生成部分就将第一时段和第二时段的长度调节为长于所述最小值。(10)根据(8)所述的用于显示器的驱动电路，其还包括OSD图像生成部分，其生成OSD图像和OSD标志信号，该OSD标志信号在OSD图像显示在显示部分上被启用，其中所述逻辑信号生成部分在OSD标志信号被启用时将第一时段和第二时段的长度调节到预定的最小值。(11)根据(8)所述的用于显示器的驱动电路，其还包括OSD图像生成部分，其生成OSD图像和OSD标志信号，该OSD标志信号在OSD图像显示在显示部分上被启用，其中逻辑信号生成部分在OSD标志信号被启用或禁用时切换逻辑信号的逻辑电平。(12)根据⑴至(11)所述的用于显示器的驱动电路，其中像素信号生成部分基于图像信号生成像素信号，图像信号是交织信号，以及显示部分包括与在交织信号的场图像中的像素的数量相同数量的像素，并且在每个帧时段交替地显示第一场图像和第二场图像。(13)根据⑴至(12)所述的用于显示器的驱动电路，其中前导时段的长度等于一个帧时段的长度。(14) 一种显示器，包括像素信号生成部分，生成像素信号，该像素信号在第一时段和第二时段中的每一个中每帧时段被反相，第一时段和第二时段被交替提供；以及显示部分基于像素信号执行显示；以及写控制部分，控制将在第一时段和第二时段中的每一个中除了前导时段之外执行的把像素信号写入显示部分，该前导时段提供在第一时段和第二时段中的每一个中，并且具有从第一时段和第二时段中的每一个开始的预定长度。(15) 一种驱动显示器的方法，包括生成像素信号并将像素信号提供给显示部分，该像素信号在第一时段和第二时段中的每一个中每帧时段被反相，第一时段和第二时段被交替提供；以及控制将在第一时段和第二时段中的每一个中除了前导时段之外执行的把像素信号写入显示部分，该前导时段提供在第一时段和第二时段中的每一个中，并且具有从第一时段和第二时段中的每一个开始的预定长度本申请包含与2011年4月20日提交到日本专利局的日本优先权专利申请2011-094165中披露的主题相关的主题，该专利申请整体内容通过引用结合到本申请中。
本领域的技术人员应该理解到，根据设计需要以及其他因素能够想到各种修改形式、组合、子组合以及替代方式，只要它们都在所附权利要求或其等效形式的范围之内。
权利要求
1.一种用于显示器的驱动电路，该驱动电路包括 像素信号生成部分，生成像素信号和将像素信号提供给显示部分，该像素信号在第一时段和第二时段中的每一个中每帧时段被反相，第一时段和第二时段被交替提供；以及写控制部分，控制将在第一时段和第二时段中的每一个中除了前导时段之外执行的把像素信号写入显示部分，该前导时段提供在第一时段和第二时段中的每一个中，并且具有从第一时段和第二时段中的每一个开始的预定长度。
2.根据权利要求I所述的用于显示器的驱动电路，其中 像素信号生成部分在第一时段和第二时段中的每一个的起始定时不对像素信号进行反相。
3.根据权利要求I所述的用于显示器的驱动电路，其中 包括逻辑信号生成部分，该逻辑信号生成部分生成具有在第一时段和第二时段之间不同的逻辑电平的逻辑信号，以及 像素信号生成部分，基于逻辑信号控制像素信号的反相。
4.根据权利要求3所述的用于显示器的驱动电路，其中 包括定时控制部分，该定时控制部分生成垂直同步信号，以及 写控制部分基于逻辑信号和垂直同步信号建立前导时段。
5.根据权利要求4所述的用于显示器的驱动电路，其中 写控制部分包括 触发器电路与垂直同步信号同步地对逻辑信号进行采样，以及 异或逻辑电路，确定来自触发器电路的输出信号与逻辑信号的异或，以及 写控制部分基于异或逻辑电路的输出信号建前导时段。
6.根据权利要求I所述的用于显示器的驱动电路，其中 显示部分包括用于多个像素的像素开关，该像素开关发送像素信号，以及 写控制部分在前导时段断开像素开关。
7.根据权利要求6所述的用于显示器的驱动电路，其中 显示部分包括 像素信号线，将像素信号供应到所述多个像素，以及 信号线开关，将像素信号生成部分供应来的像素信号供应到像素信号线，以及 写控制部分还在前导时段断开信号线开关。
8.根据权利要求3所述的用于显示器的驱动电路，其中 像素信号生成部分基于图像信号生成像素信号，以及 逻辑信号生成部分基于图像信号检测图像素列中的运动，以及基于检测结果确定第一时段和第二时段的长度。
9.根据权利要求8所述的用于显示器的驱动电路，其中 当没有检测到图像素列中的运动时，逻辑信号生成部分将第一时段和第二时段的长度调节到预定的最小值， 当检测到图像素列中的运动时，逻辑信号生成部分就将第一时段和第二时段的长度调节为长于所述最小值。
10.根据权利要求8所述的用于显示器的驱动电路，其还包括OSD图像生成部分，其生成OSD图像和OSD标志信号，该OSD标志信号在OSD图像显示在显示部分上被启用， 其中所述逻辑信号生成部分在OSD标志信号被启用时将第一时段和第二时段的长度调节到预定的最小值。
11.根据权利要求8所述的用于显示器的驱动电路，其还包括OSD图像生成部分，其生成OSD图像和OSD标志信号，该OSD标志信号在OSD图像显示在显示部分上被启用， 其中逻辑信号生成部分在OSD标志信号被启用或禁用时切换逻辑信号的逻辑电平。
12.根据权利要求I所述的用于显示器的驱动电路，其中 像素信号生成部分基于图像信号生成像素信号， 图像信号是交织信号，以及 显示部分包括与在交织信号的场图像中的像素的数量相同数量的像素，并且在每个帧时段交替地显示第一场图像和第二场图像。
13.根据权利要求I所述的用于显示器的驱动电路，其中 前导时段的长度等于一个帧时段的长度。
14.一种显不器,包括 像素信号生成部分，生成像素信号，该像素信号在第一时段和第二时段中的每一个中每帧时段被反相，第一时段和第二时段被交替提供；以及 显示部分基于像素信号执行显示；以及 写控制部分，控制将在第一时段和第二时段中的每一个中除了前导时段之外执行的把像素信号写入显示部分，该前导时段提供在第一时段和第二时段中的每一个中，并且具有从第一时段和第二时段中的每一个开始的预定长度。
15.一种驱动显示器的方法，包括 生成像素信号并将像素信号提供给显示部分，该像素信号在第一时段和第二时段中的每一个中每帧时段被反相，第一时段和第二时段被交替提供；以及 控制将在第一时段和第二时段中的每一个中除了前导时段之外执行的把像素信号写入显示部分，该前导时段提供在第一时段和第二时段中的每一个中，并且具有从第一时段和第二时段中的每一个开始的预定长度。
全文摘要
本发明涉及一种用于显示器的驱动电路，该驱动电路包括像素信号生成部分，生成像素信号和将像素信号提供给显示部分，该像素信号在第一时段和第二时段中的每一个中每帧时段被反相，第一时段和第二时段被交替提供；以及写控制部分，控制将在第一时段和第二时段中的每一个中除了前导时段之外执行的把像素信号写入显示部分，该前导时段提供在第一时段和第二时段中的每一个中，并且具有从第一时段和第二时段中的每一个开始的预定长度。
文档编号G09G3/36GK102750918SQ201210109458
公开日2012年10月24日 申请日期2012年4月13日 优先权日2011年4月20日
发明者北村健一 申请人:索尼公司