栅极驱动电路和使用栅极驱动电路的显示器的制造方法
【技术领域】
[0001]本发明是有关于一种显示器，尤指一种使用栅极驱动(Gate driver on array,GOA)电路的显示器。
【背景技术】
[0002]G0A电路是利用薄膜晶体管液晶显示器Array制程将栅极驱动器制作在具有薄膜晶体管(Thin film transistor，TFT)阵列的玻璃基板上，以实现逐行扫描的驱动方式。
[0003]G0A电路包含数个G0A电路单元，每一 G0A电路单元由数个晶体管和数个电容构成。由于G0A电路直接形成玻璃基板的侧边上，因此每一 G0A电路单元的晶体管和电容的数量越少，G0A电路占用的玻璃基板面积就越少。如此一来，使用较少晶体管和电容的G0A电路单元将有利于窄边化的显示面板。
[0004]因此如何制造一种使用较少晶体管和电容的G0A电路单元的栅极驱动电路是业界努力的目标。
【发明内容】
[0005]有鉴于此，本发明的目的是提供一种栅极驱动电路和使用栅极驱动电路的显示器，以解决现有技术的问题。
[0006]本发明的技术方案提供一种栅极驱动电路，其包含数个G0A电路单元。数个所述G0A电路单元以串联的方式耦接，每一级G0A电路单元用来依据前一级G0A电路单元输出的扫描信号、后一级G0A电路单元输出的扫描信号、第一时钟信号、第二时钟信号、以及第三时钟信号，在输出端输出扫描信号。每一级G0A电路单元包含输入控制模块、输出控制模块和下拉模块。所述输入控制模块用来依据所述第一时钟信号和所述第三时钟信号，在控制节点输出控制信号。所述输出控制模块电性连接于所述控制节点，用来依据所述控制信号和所述第二时钟信号，在所述输出端输出所述扫描信号。所述下拉模块电性连接所述输出控制模块，用来将所述扫描信号下拉至低电平。所述下拉模块包含第一晶体管、第二晶体管、第三晶体管和电阻。所述第一晶体管的栅极电性连接所述控制节点，其漏极电性连接下拉驱动节点，其源极电性连接第一固定电压。所述第二晶体管的栅极电性连接所述下拉驱动节点，其漏极电性连接所述输出端，其源极电性连接所述第一固定电压。所述第三晶体管的栅极电性连接所述下拉驱动节点，其源极电性连接所述第一固定电压。所述电阻的两端分别电性连接第二固定电压和所述下拉驱动节点。
[0007]根据本发明的实施例，所述输入控制模块包含第四晶体管和第五晶体管。所述第四晶体管的栅极电性连接所述第一时钟信号，其漏极电性连接所述前一级G0A电路单元输出的扫描信号，其源极电性连接所述控制节点。所述第五晶体管的栅极电性连接所述第三时钟信号，其漏极电性连接所述控制节点，其源极电性连接所述后一级G0A电路单元输出的扫描信号。
[0008]根据本发明的实施例，所述输出控制模块包含第六晶体管、第七晶体管和电容。所述第六晶体管的栅极电性连接所述第二固定电压，其漏极电性连接所述控制节点，其源极电性连接所述第三晶体管的漏极。所述第七晶体管的栅极电性连接所述第六晶体管的源极，其漏极电性连接所述第二时钟信号，其源极电性连接所述输出端。所述电容的两端分别连接所述第七晶体管的源极和栅极。
[0009]根据本发明的实施例，所述第一时钟信号、所述第二时钟信号和所述第三时钟信号的脉冲是依序轮流输出，且互不重叠。
[0010]根据本发明的实施例，所述第一固定电压为低电平，所述第二固定电压为高电平。
[0011]本发明的技术方案还提供一种显示器，其包含源极驱动器以及栅极驱动电路。所述源极驱动器用来输出数据信号至数个像素单元使其显示灰阶，所述栅极驱动电路包含数个G0A电路单元，数个所述G0A电路单元以串联的方式耦接。每一级G0A电路单元用来依据前一级G0A电路单元输出的扫描信号、后一级G0A电路单元输出的扫描信号、第一时钟信号、第二时钟信号、以及第三时钟信号，在输出端输出扫描信号。每一级G0A电路单元包含输入控制模块、输出控制模块和下拉模块。所述输入控制模块用来依据所述第一时钟信号和所述第三时钟信号，在控制节点输出控制信号。所述输出控制模块电性连接于所述控制节点，用来依据所述控制信号和所述第二时钟信号，在所述输出端输出所述扫描信号。所述下拉模块电性连接所述输出控制模块，用来将所述扫描信号下拉至低电平。所述下拉模块包含第一晶体管、第二晶体管、第三晶体管和电阻。所述第一晶体管的栅极电性连接所述控制节点，其漏极电性连接下拉驱动节点，其源极电性连接第一固定电压。所述第二晶体管的栅极电性连接所述下拉驱动节点，其漏极电性连接所述输出端，其源极电性连接所述第一固定电压。所述第三晶体管的栅极电性连接所述下拉驱动节点，其源极电性连接所述第一固定电压。所述电阻的两端分别电性连接第二固定电压和所述下拉驱动节点。
[0012]根据本发明的实施例，所述输入控制模块包含第四晶体管和第五晶体管。所述第四晶体管的栅极电性连接所述第一时钟信号，其漏极电性连接所述前一级G0A电路单元输出的扫描信号，其源极电性连接所述控制节点。所述第五晶体管的栅极电性连接所述第三时钟信号，其漏极电性连接所述控制节点，其源极电性连接所述后一级G0A电路单元输出的扫描信号。
[0013]根据本发明的实施例，所述输出控制模块包含第六晶体管、第七晶体管和电容。所述第六晶体管的栅极电性连接所述第二固定电压，其漏极电性连接所述控制节点，其源极电性连接所述第三晶体管的漏极。所述第七晶体管的栅极电性连接所述第六晶体管的源极，其漏极电性连接所述第二时钟信号，其源极电性连接所述输出端。所述电容的两端分别连接所述第七晶体管的源极和栅极。
[0014]根据本发明的实施例，所述第一时钟信号、所述第二时钟信号和所述第三时钟信号的脉冲是依序轮流输出，且互不重叠。
[0015]根据本发明的实施例，所述第一固定电压为低电平，所述第二固定电压为高电平。
[0016]相较于现有技术，本发明的栅极驱动电路的每一级G0A电路单元使用数量较少的晶体管和电容，因此具有便于窄边框显示器设计的有益效果。另外，G0A电路单元的下拉模块省略电容，因此可以减少因对该电容充电而产生的功耗，具有减少整体G0A电路功耗的有益效果。
[0017]为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
【附图说明】
[0018]图1是本发明的显示器的功能方块图。
[0019]图2是本发明一实施例的栅极驱动电路的G0A电路单元的电路图。
[0020]图3是图2所示各种输入信号、输出信号和节点电压在正向扫描时的时序图。
[0021]图4是图2所示各种输入信号、输出信号和节点电压在反向扫描时的时序图。
【具体实施方式】
[0022]请参阅图1，图1是本发明的显示器10的功能方块图。显示器10可以是液晶显示器或是有机发光二极管显示器。显示器10包含玻璃基板14以及源极驱动器(sourcedriver) 16。玻璃基板14上设置数个呈矩阵排列的像素(pixel)和栅极驱动(GOA)电路12,而每一个像素包含三个分别代表红绿蓝(RGB)三原色的像素单元20构成。以一个1024X768分辨率的液晶显示器10来说，共需要1024X768X3个像素单元20组合而成。G0A电路12输出扫描信号使得每一行的晶体管22依序开启，同时源极驱动器16则输出对应的数据信号至一整列的像素单元20使其充电到各自所需的电压，以显示不同的灰阶。当同一行充电完毕后，G0A电路12便将该行的扫描信号关闭，然后G0A电路12再输出扫描信号将下一行的晶体管22打开，再由源极驱动器16对下一行的像素单元20进行充放电。如此依序下去，直到所有像素单元20都充电完成，再从第一行开始充电。
[0023]在目前的液晶显示面板设计中，G0A电路12即每隔一固定间隔输出扫描信号。以一个1024X768分辨率的液晶显示器10以及60Hz的更新频率为例，每一个画面的显示时间约为1/60 = 16.67ms。所以每一个扫描信号的脉冲为16.67ms/768 = 21.7 μ s。而源极驱动器16则在这21.7 μ s的时间内，将像素单元20充放电到所需的电压，以显示出相对应的灰阶。
[0024]请参阅图2,图2是本发明第一实施例的G0A电路单元SR (η)的电路图。G0A电路12包含数个串接(cascade-connected)的G0A电路单元SR (η)。每一级G0A电路单元SR(n)用来依据前一级G0A电路单元SR(n-l)输出的扫描信号G(n-l)、后一级G0A电路单元SR(n+l)输出的扫描信号G(n+1)、第一时钟信号CKV1、第二时钟信号CKV2、第三时钟信号CKV3,在输出端OUT输出扫描信号G(n)。每一级G0A电路单元SR(n)包含输入控制模块100、输出控制模块200和下拉模块300。输入控制模块100用来依据第一时钟信号CKV1和第三时钟信号CKV3,在控制节点Q输出控制信号Q (η)。输出控制模块200电性连接于控制节点Q，用来依据控制信号Q(n)和第二时钟信号CKV2,在输出端OUT输出扫描信号G(n)。下拉模块300电性连接输出控制模块200,用来将扫描信号G (η)下拉至低电平。
[0025]下拉模块300包含第一晶体管Τ1、第二晶体管Τ2、第三晶体管Τ3和电阻R1。第一晶体管Τ1的栅极电性连接控制节点Q，其漏极电性连接下拉驱动节点Ρ，其源极电性连接第一固定电压VGL。第二晶体管Τ2的栅极电性连接下拉驱动节点Ρ，其漏极电性连接输出端0UT，其源极电性连接第一固定电压VGL。第三晶体管Τ3的栅极电性连