一种goa电路及液晶显示器的制造方法
【技术领域】
[0001]本发明涉及液晶领域，特别是涉及一种GOA电路及液晶显示器。
【背景技术】
[0002]现有的G0A(Gate driver on array)电路在搭配All Gate On功能时，由于自举电容的存在，GOA电路中的栅极驱动信号在All Gate On功能完成后，不会马上变为无效电平，从而存在产生冗余的栅极驱动信号、进而导致电路出现失效的可能。
[0003]其中，All Gate On功能是指将GOA电路中的所有栅极驱动信号设置为有效电平以同时对所有水平扫描线进行充电，从而清除液晶显示器中每个像素点残存的电荷以解决开关机时出现残影的问题。
【发明内容】
[0004]本发明主要解决的技术问题是提供一种GOA电路及液晶显示器，能够避免在第一个栅极驱动信号输出之前在水平扫描线上产生冗余的脉冲信号，从而保证GOA电路的正常工作。
[0005]为解决上述技术问题，本发明采用的一个技术方案是:提供一种GOA电路，用于液晶显示器，该GOA电路包括级联的多个GOA单元，每一 GOA单元用于在第一级传时钟、第二级传时钟、第一控制时钟、第二控制时钟的驱动下对显示区域中对应的水平扫描线进行充电，第一级传时钟、第二级传时钟用于控制GOA单元的级传信号的输入以及栅极驱动信号的产生，第一控制时钟、第二控制时钟用于控制栅极驱动信号处于预定电平，其中，级传信号为启动脉冲信号或相邻的GOA单元的栅极驱动信号；G0A电路进一步包括控制模块，控制模块用于在GOA电路对所有水平扫描线同时充电后，屏蔽第一级传时钟、第二级传时钟，以使第一控制时钟、第二控制时钟控制水平扫描线上的栅极驱动信号放电至预定电平，从而避免在第一个栅极驱动信号输出之前在水平扫描线上产生冗余的脉冲信号。
[0006]其中，控制模块包括第一控制晶体管和第二控制晶体管，第一控制晶体管、第二控制晶体管的第一端相互连接后接收使能信号，第一控制晶体管、第二控制晶体的第二端对应连接第一级传时钟、第二级传时钟，第一控制晶体管、第二控制晶体管的第三端连接GOA单元，其中，在GOA电路对所有水平扫描线同时充电后，使能信号控制第一控制晶体管、第二控制晶体管截止以屏蔽第一级传时钟、第二级传时钟，从而使得第一控制时钟、第二控制时钟控制所有水平扫描线上的栅极驱动信号放电至预定电平。
[0007]其中，第一控制晶体管、第二控制晶体管为PMOS管，第一控制晶体管、第二控制晶体管的第一端、第二端、第三端对应PMOS管的栅极、漏极和源极；其中，当使能信号为高电平信号时，第一控制晶体管、第二控制晶体管截止。
[0008]其中，第一控制晶体管、第二控制晶体管为NMOS管，第一控制晶体管、第二控制晶体管的第一端、第二端、第三端对应NMOS管的栅极、漏极和源极；其中，当控制信号为低电平信号时，第一控制晶体管、第二控制晶体管截止。
[0009]其中，GOA电路接收第一时钟信号、第二时钟信号、第三时钟信号和第四时钟信号，其中，第一时钟信号、第二时钟信号、第三时钟信号、第四时钟信号在GOA电路的工作周期依次分时有效；G0A电路包括奇数级的GOA单元级联形成的第一 GOA子电路，第一 GOA子电路在第一级传时钟、第二级传时钟、第一控制时钟、第二控制时钟的驱动下对奇数级的水平扫描线进行充电；其中，在第一 GOA子电路中，第一级传时钟、第二级传时钟对应第一时钟信号、第三时钟信号，第一控制时钟、第二控制时钟对应第二时钟信号、第四时钟信号；G0A电路进一步包括与第一 GOA子电路对应的控制模块，记为第一控制模块，第一控制模块用于在第一 GOA子电路中，屏蔽第一时钟信号、第三时钟信号，以使第二时钟信号、第四时钟信号控制奇数级的水平扫描线上的栅极驱动信号放电至预定电平。
[0010]其中，GOA电路进一步包括偶数级的GOA单元级联形成的第二 GOA子电路，第二GOA子电路在第一级传时钟、第二级传时钟、第一控制时钟、第二控制时钟的驱动下对偶数级的水平扫描线进行充电；其中，在第二 GOA子电路中，第一级传时钟、第二级传时钟对应第二时钟信号、第四时钟信号，第一控制时钟、第二控制时钟对应第一时钟信号、第三时钟信号；G0A电路进一步包括与第二 GOA子电路对应的控制模块，记为第二控制模块，第二控制模块用于在第二 GOA子电路中，屏蔽第二时钟信号、第四时钟信号，以使第一时钟信号、第三时钟信号控制偶数级的水平扫描线上的栅极驱动信号放电至预定电平。
[0011]其中，GOA单元包括正反扫描单元、输入控制单元、上拉维持单元、输出控制单元、GAS信号作用单元和自举电容单元；其中，正反扫描单元包括第一晶体管、第二晶体管、第三晶体管和第四晶体管，第一晶体管的栅极接收第一扫描控制信号，第一晶体管的源极接收下一级GOA单元输出的栅极驱动信号，第二晶体管的栅极接收第二扫描控制信号，第二晶体管的源极接收上一级GOA单元输出的栅极驱动信号，第一晶体管和第二晶体管的漏极相互连接后与输入控制单元连接，第三晶体管的栅极接收第一扫描控制信号，第三晶体管的源极接收第三控制时钟，第四晶体管的栅极接收第二扫描控制信号，第四晶体管的源极接收第四控制时钟，第三晶体管和第四晶体管的漏极相互连接后与上拉维持单元连接；输入控制单元包括第五晶体管，第五晶体管的栅极接收第三级传时钟，第五晶体管的源极与第一晶体管、第二晶体管的漏极连接，第五晶体管的漏极与栅极信号点连接；上拉维持单元包括第六晶体管、第七晶体管、第九晶体管、第十晶体管和第一电容，第六晶体管的栅极与公共信号点连接，第六晶体管的源极与第五晶体管的漏极连接，第六晶体管的漏极与第一恒压源连接，第七晶体管的栅极与第五晶体管的漏极连接，第七晶体管的源极与公共信号点连接，第七晶体管的漏极与第一恒压源连接，第九晶体管的栅极与第三晶体管、第四晶体管的漏极连接，第九晶体管的源极与第二恒压源连接，第九晶体管的漏极与公共信号点连接，第十晶体管的栅极与公共信号点连接，第十晶体管的源极与栅极驱动信号连接，第十晶体管的漏极与第一恒压源连接，第一电容的一端与第一恒压源连接，第一电容的另一端与公共信号点连接；输出控制单元包括第十一晶体管和第二电容，第十一晶体管的栅极与栅极信号点连接，第十一晶体管的漏极与栅极驱动信号连接，第十一晶体管的源极接收第四级传时钟，第二电容的一端与栅极信号点连接，第二电容的另一端与栅极驱动信号连接；GAS信号作用单元包括第十三晶体管和第十四晶体管，第十三晶体管的栅极、第十四晶体管的栅极和漏极接收GAS信号，第十三晶体管的漏极连接第一恒压源，第十三晶体管的源极连接公共信号点，第十三晶体管的源极连接栅极驱动信号；自举电容单元包括自举电容，自举电容的一端与栅极驱动信号连接，自举电容的另一端与地信号连接；
[0012]其中，第三级传时钟、第四级传时钟对应第一级传时钟、第二级传时钟或第二级传时钟、第一级传时钟，第三控制时钟、第四控制时钟对应第一控制时钟、第二控制时钟或第二控制时钟、第一控制时钟。
[0013]其中，GOA单元进一步包括稳压单元，稳压单元包括第八晶体管，第八晶体管的栅极与第二恒压源连接，第八晶体管的漏极与第五晶体管的漏极连接，第八晶体管的源极与栅极信号点连接。
[0014]其中，GOA单元进一步包括上拉辅助单元，上拉辅助单元包括第十二晶体管，第十二晶体管的栅极与第一晶体管、第二晶体管的漏极连接，第十二晶体管的源极与公共信号点连接，十二晶体管的漏极与第一恒压源连接。
[0015]为解决上述技术问题，本发明采用的另一个技术方案是:提供一种液晶显示器，包括了上述GOA电路。
[0016]本发明的有益效果是:本发明的GOA电路及液晶显示器通过GOA电路对所有水平扫描线同时充电后，屏蔽第一级传时钟、第二级传时钟，以使第一控制时钟、第二控制时钟控制水平扫描线上的栅极驱动信号放电至预定电平，从而能够避免在第一个栅极驱动信号输出之前在水平扫描线上产生冗余的脉冲信号，进而保证了 GOA电路的正常工作。
【附图说明】
[0017]图1是本发明第一实施例的GOA电路的结构示意图；
[0018]图2是本发明第二实施例的GOA电路的结构示意图；
[0019]图3是本发明第二实施例的GOA电路中GOA单元的电路原理图；
[0020]图4是本发明第二实施例的GOA电路中第一 GOA子电路的工作时序图。
【具体实施方式】
[0021]在说明书及权利要求书当中使用了某些词汇来指称特定的组件，所属领域中的技术人员应可理解，制造商可能会用不同的名词来称呼同样的组件。本说明书及权利要求书并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的基准。下面结合附图和实施例对本发明进行详细说明。
[0022]图1是本发明第一实施例的GOA电路的结构示意图。如图1所示，GOA电路10包括级联的多个GOA单元11和控制模块12。
[0023]每一 GOA单元11用于在第一级传时钟CK_A1、第二级传时钟CK_A2、第一控制时钟CK_B1、第二控制时钟CK_B2的驱动下对显示区域中对应的水平扫描线进行充电。其中，第一级传时钟CK_A1、第二级传时钟CK_A2用于控制GOA单元11的级传信号C0N_1的输入以及栅极驱动信号GATE(N) (N为自然数)的产生，第一控制时钟CK_B1、第二控制时钟CK_B2用于控制栅极驱动信号GATE (N)处于预定电平也即无效电平，其中，级传信号C0N_1为启动脉冲信号或相邻的GOA单元11的栅极驱动信号。
[0024]控制模块12分别