一种GOA电路以及液晶显示器的制作方法

本发明涉及液晶显示技术领域，特别是涉及一种GOA电路以及液晶显示器。

背景技术：

GOA(Gate Driver on Array，阵列基板行驱动)技术可以有利于制作窄边框或者无边框的显示产品，并且，能减少外接集成电路(IC)的绑定工序，有利于提升产能并降低产品的成本，因而得到广泛的应用与研究。

IGZO(indium gallium zinc oxide，铟镓锌氧化物)，由于其具有高的迁移率和良好的器件稳定性，在制作GOA电路时，可以减少GOA电路的复杂度，得到了广泛的应用。具体地，由于具有高的迁移率，将其用于制作GOA电路中的薄膜晶体管时，薄膜晶体管的尺寸相对于采用a-Si(非晶硅)而制作的薄膜晶体管要小，进而有利于窄边框显示器的制作；同时，由于良好的器件稳定性，可以减少用于稳定薄膜晶体管性能的电源和薄膜晶体管的数量，进而制作出相对简单的GOA电路，并且降低功耗。

然而，IGZO制作的薄膜晶体管的开启电压Vth容易为负值，导致GOA电路失效。

技术实现要素：

本发明主要解决的技术问题是提供一种GOA电路以及液晶显示器，能够避免晶体管因阈值漂移而错误打开或关闭引起电路输出错误的问题。

为解决上述技术问题，本发明采用的一个技术方案是：提供一种GOA电路，该GOA电路包括：上拉电路，包括第一开关管；下拉电路，包括第二开关管；扫描输出端，耦接第一开关管的第二连接端和第二开关管的第一连接端之间；箝位电路，耦接第一开关管、第二开关管的第二连接端，以及耦接第一开关管、第二开关管的控制端，在扫描输出端输出第一电平时，控制第二开关管的控制端电平低于第二开关管的第二连接端电平，在扫描输出端输出第二电平时，控制第一开关管的控制端电平低于第一开关管的第二连接端电平，第一电平高于第二电平。

其中，箝位电路包括：第一箝位端，通入第三电平，耦接第二开关管的第二连接端；第二箝位端，通入第四电平，通过一控制电路耦接第一开关管的控制端、第二开关管的控制端；其中，第三电平高于第四电平；控制电路用于在扫描输出端输出第一电平时，控制第二开关管的控制端接收第二箝位端的第三电平，在扫描输出端输出第二电平时，控制第一开关管的控制端接收第二箝位端的第三电平。

其中，控制电路包括：第三开关管，其控制端耦接第一开关管的控制端，其第一连接端耦接第二开关管的控制端，其第二连接端耦接第二箝位端；第四开关管，其控制端、第一连接端耦接第三箝位端，其第二连接端耦接第二开关管的控制端；其中，第三箝位端通入高电平；第五开关管，其控制端耦接第二开关管的控制端，其第二连接端耦接第二箝位端；第六开关管，其控制端耦接第二开关管的控制端，其第一连接端耦接第一开关管的控制端，其第二连接端耦接第五开关管的第一连接端。

其中，控制电路还包括第一电容，耦接于第六开关管的第一连接端和第二连接端之间。

其中，GOA电路还包括：上拉控制电路，包括：第七开关管，其控制端通入时钟信号，其第一连接端通入级传信号；第八开关管，其控制端通入时钟信号，其第一连接端耦接第七开关管的第二连接端，其第二连接端耦接第一开关管的控制端。

其中，上拉控制电路还包括第二电容，耦接于第八开关管的第一连接端和第二连接端之间。

其中，第八开关管的第一连接端还耦接于第六开关管的第二连接端。

其中，上拉电路还包括第三电容，耦接于第一开关管的控制端和第二连接端之间。

其中，还包括：下传电路，包括第九开关管，其控制端耦接第一开关管的控制端，其第一连接端耦接第一开关管的第一连接端，其第二连接端耦接级传输出端。

为解决上述技术问题，本发明采用的另一个技术方案是：提供一种液晶显示器，该液晶显示器包括如上述的GOA电路。

本发明的有益效果是：区别于现有技术的情况，本发明的GOA电路包括：上拉电路，包括第一开关管；下拉电路，包括第二开关管；扫描输出端，耦接第一开关管的第二连接端和第二开关管的第一连接端之间；箝位电路，耦接第一开关管、第二开关管的第二连接端，以及耦接第一开关管、第二开关管的控制端，在扫描输出端输出第一电平时，控制第二开关管的控制端电平低于第二开关管的第二连接端电平，在扫描输出端输出第二电平时，控制第一开关管的控制端电平低于第一开关管的第二连接端电平，第一电平高于第二电平。通过上述方式，能够在扫描输出阶段完全关闭下拉电路中的开关管，避免了第二开关管阈值漂移时错误导通影响扫描端的输出。

附图说明

图1是本发明GOA电路第一实施方式的结构示意图；

图2是本发明GOA电路第二实施方式的电路连接示意图；

图3是本发明GOA电路第二实施方式的时钟信号示意图；

图4是本发明GOA电路第二实施方式的输出信号示意图；

图5是本发明GOA电路第三实施方式的电路连接示意图；

图6是本发明液晶显示器一实施方式的结构示意图。

具体实施方式

参阅图1，图1是本发明GOA电路第一实施方式的结构示意图，该GOA电路包括：

上拉电路11，包括第一开关管T1。

下拉电路12，包括第二开关管T2。

扫描输出端G(N)，耦接第一开关管T1的第二连接端和第二开关管T2的第一连接端之间。

其中，第一开关管T1的第一连接端通入第一时钟信号CK，在第一开关管的控制端为高电平时，第一开关管T1导通，第一时钟信号CK通过扫描输出端G(N)输出。

箝位电路13，耦接第一开关管T1、第二开关管T2的第二连接端，以及耦接第一开关管T1、第二开关管T2的控制端，在扫描输出端G(N)输出第一电平时，控制第二开关管T2的控制端电平低于第二开关管T2的第二连接端电平，在扫描输出端G(N)输出第二电平时，控制第一开关管T1的控制端电平低于第一开关管T1的第二连接端电平，第一电平高于第二电平。

其中，定义T1的控制端电平为Q(N)，T2的控制端电平为P(N)。

可以理解的，在G(N)输出高电平时，T1打开，Q(N)为高电平；此时，应当保证T2完全截止，为了防止T2的导通阈值漂移，箝位电路13向T2的控制端通入Vss2，向T2的第二连接端通入Vss1，其中，Vss1＞Vss2，保证T2完全截止。

在G(N)输出低电平时，需要T2导通，通过低电平Vss1来拉低G(N)的电平，因此，箝位电路13向T2的控制端通入一高电平，向T2的第二连接端通入Vss1，保证T2导通。

区别于现有技术，本实施方式的GOA电路包括：上拉电路，包括第一开关管；下拉电路，包括第二开关管；扫描输出端，耦接第一开关管的第二连接端和第二开关管的第一连接端之间；箝位电路，耦接第一开关管、第二开关管的第二连接端，以及耦接第一开关管、第二开关管的控制端，在扫描输出端输出第一电平时，控制第二开关管的控制端电平低于第二开关管的第二连接端电平，在扫描输出端输出第二电平时，控制第一开关管的控制端电平低于第一开关管的第二连接端电平，第一电平高于第二电平。通过上述方式，能够在扫描输出阶段完全关闭下拉电路中的开关管，避免了第二开关管阈值漂移时错误导通影响扫描端的输出。

参阅图2，图2是本发明GOA电路第二实施方式的结构示意图，该GOA电路包括上拉电路11、下拉电路12、箝位电路13、上拉控制电路14以及下传电路15。

其中，上拉电路11与下拉电路12与上述第一实施方式相同，这里不再赘述。

其中，箝位电路13包括：

第一箝位端Vss1，通入第三电平Vss1，耦接第二开关管T2的第二连接端。

第二箝位端Vss2，通入第四电平Vss2，通过一控制电路耦接第一开关管T1的控制端、第二开关管T2的控制端；其中，第三电平Vss1高于第四电平Vss2。

控制电路用于在扫描输出端G(N)输出第一电平时，控制第二开关管T2的控制端接收第二箝位端Vss2的第三电平，在扫描输出端G(N)输出第二电平时，控制第一开关管T1的控制端接收第二箝位端Vss2的第三电平。

具体地，该控制电路包括：

第三开关管T3，其控制端耦接第一开关管T1的控制端，其第一连接端耦接第二开关管T2的控制端，其第二连接端耦接第二箝位端Vss2。

第四开关管T4，其控制端、第一连接端耦接第三箝位端DCH，其第二连接端耦接第二开关管T2的控制端；其中，第三箝位端DCH通入高电平。

第五开关管T5，其控制端耦接第二开关管T2的控制端，其第二连接端耦接第二箝位端Vss2。

第六开关管T6，其控制端耦接第二开关管T2的控制端，其第一连接端耦接第一开关管T1的控制端，其第二连接端耦接第五开关管T5的第一连接端。

其中，上拉控制电路14包括：

第七开关管T7，其控制端通入第二时钟信号XCK，其第一连接端通入级传信号ST(N-n)。

第八开关管T8，其控制端通入第二时钟信号XCK，其第一连接端耦接第七开关管T7的第二连接端，其第二连接端耦接第一开关管T1的控制端。

其中，下传电路15包括：

第九开关管T8，其控制端耦接第一开关管T1的控制端，其第一连接端耦接第一开关管T1的第一连接端，其第二连接端耦接级传输出端ST(N)。

另外，控制电路还包括第一电容C1，耦接于第六开关管T6的第一连接端和第二连接端之间。上拉控制电路14还包括第二电容C2，耦接于第八开关管T8的第一连接端和第二连接端之间。上拉电路11还包括第三电容C3，耦接于第一开关管T1的控制端和第二连接端之间。

值得注意的是，C1的作用在于，在P(N)为低电平时，T6截止的情况下，通过C1的自举作用，保持T6的第二连接端的高电平，使T6控制端的电平低于第二连接端，防止其导通阈值漂移而错误导通。

C2的作用在于，在XCK为低电平时，T8截止的情况下，通过C2的自举作用，保持T2的第一连接端的高电平，使T2控制端的电平低于第一连接端，防止其导通阈值漂移而错误导通。

C3的作用在于，在T8截止后，Q(N)为高电平时，T1导通输出高电平的CK信号，通过G(N)段的高电平以及C3的自举作用，使Q(N)的电平抬到更高，保证T1的导通。

可选的，下面以一种具体的实施例对本实施方式进行说明：

在本实施例中，第一开关管T1的第一连接端通入第一时钟信号CK，第七开关管T7、第八开关管T8的控制端通入第二时钟信号XCK，第七开关管T7的第一连接端通入级传信号ST(N-4)；第一时钟信号CK与第二时钟信号XCK相反。

具体地，如图3所示。本实施例采用8个CK时钟信号，即第N个GOA电路的CK信号与第N+8个GOA电路的CK信号相同，而与第N+4个GOA电路的CK信号相反。DCH为高压直流电。Vss1，Vss2是两个DC直流电源，Vss1＞Vss2。

采用上述的波形带入电路，下面结合图4，以第32级GOA(G32)为例，说明电路的工作过程。

当G(N)＝G(32)时，ST(N-4)＝ST(28)，G(32)由CK8控制，ST(28)由CK4控制，XCK为CK4。

当ST(28)为高电平的时候，CK4为高电平，T7、T8打开，ST(28)高电平传入到Q(32)，Q点为高电平。同时，T1打开，此时，CK8是低电平，所以G(32)为低电平；同时，由于Q点的高电平使得T3打开，P(32)被Vss2拉低，T2、T5、T6关闭，此时，T2、T5的控制端电平Vss2小于其第二控制端电平Vss1，其不会因为导通阈值漂移而错误导通，Vss1的低电平不会影响G(N)的电平。

然后ST(28)为低电平，CK4为低电平，T7、T8关闭，此时，CK8为高电平，G(32)输出高电平，Q(32)受到电容C3的耦合效应，被抬升到更高的电平；P(32)继续保持低电平。

值得注意的是，如果T2、T5、T8的导通阈值Vth过负，G(32)、Q(32)的高电平会漏掉，导致GOA电路失效。本实施方式中的P(N)感受Vss2，T2的第二连接端感受Vss1，Vgs＝Vss2-Vss1为负值，T2可以有效关闭。同时，Q(32)为更高电平的时候，由于电容C1、C2的耦合作用，T6的第二连接端，T8的第一连接端电压被抬高。其导通阈值电压Vgs为负值，TFT可以被有效的关闭。

然后CK4为高电平，T7、T8打开，ST(28)的低电平传到Q(32)，Q(32)被拉到低电平；同时，P(32)为高电平，T2、T5、T6打开，Q(32)、G(32)被拉到低电平。

此时，如果T1的Vth太负，会导致CK8讯号传到G(32)。本实施方式中的Q(32)的低电平等于Vss2，而G(32)的低电平是Vss1，所以，T1的导通Vgs＝Vss2-Vss1，小于零，保证了CK的电平不会错充到G(32)。

本实施方式的GOA电路通过Vss1和Vss2两条低电平信号，以及多个电容的配合作用，能够保证TFT不会因为阈值漂移而错误导通的问题。

参阅图5，图5是本发明GOA电路第三实施方式的电路连接示意图，该GOA电路包括上拉电路11、下拉电路12、箝位电路13、上拉控制电路14以及下传电路15。

值得注意的是，与上述第二实施方式不同的是，本实施方式的GOA电路中减少了第一电容C1，而将第八开关管T8的第一连接端耦接于第六开关管T6的第二连接端。即将第二电容C2也耦接于第六开关管T6的第一连接端和第二连接端，这样，可以减少一个电容，有利于实现液晶显示器的窄边框。

可以理解的，本实施方式其他电路元件的连接与上述第二实施方式相同，这里不再赘述。

可以理解的，本领域技术人员应当知道，上述的开关管的第一连接端和第二连接端并不表示开关管引脚的顺序，而是对开关管引脚的特定命名。上述各个实施方式中提到的开关管为IGZO制作的TFT(薄膜晶体管)，可选的，在上述实施方式中的TFT为N型，其控制端为栅极，其第一连接端为源极，其第二连接端为漏极；或其控制端为栅极，其第一连接端为漏极，其第二连接端为源极。

另外，在其他实施方式中，也可以采用P型TFT进行电路的连接，仅需要在上述实施方式的基础上对控制端电平或者源极、漏极的顺序进行相应的调整即可。

参阅图6，图6是本发明液晶显示器一实施方式的结构示意图，该液晶显示器包括显示面板61以及驱动电路62，其中，驱动电路62设置于显示面板61的侧边，用于驱动该显示面板61。

具体地，该驱动电路62是如上述各个实施方式所述的GOA电路，其工作原理和电路结构类似，这里不再赘述。

以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。