一种栅极驱动电路和显示装置制造方法
【专利摘要】本发明公开了一种栅极驱动电路和显示装置，其中栅极驱动电路包括由多个移位寄存器单元依次相连组成的移位寄存器，还包括：第一选通模块和/或第二选通模块；第一选通模块，其连接于栅极扫描触发信号线和选通信号线；第二选通模块，其连接于选通信号线。通过增加第一选通模块用于根据选通信号线提供的选通信号而将栅极扫描触发信号线上的栅极扫描触发信号提供给预定的移位寄存器单元，第二选通模块用于根据选通信号线提供的选通信号而切断预定的移位寄存器单元与其上一级移位寄存器单元之间的联系，使得移位寄存器从预定的移位寄存器单元开始关闭，实现液晶显示面板在部分显示模式时选择性关闭扫黑区域的栅极信号，从而降低整个显示面板的功耗。
【专利说明】一种栅极驱动电路和显示装置
【技术领域】
[0001]本发明涉及液晶显示【技术领域】，尤其涉及一种栅极驱动电路和显示装置。
【背景技术】
[0002]近年来，随着半导体科技的蓬勃发展，便携式电子产品及平面显示器产品也随之兴起。薄膜晶体管(Thin Film Transistor,简称TFT)液晶显示器由于具有操作电压低、无辐射线散射、重量轻以及体积小等优点，已逐渐成为各种电子产品的标准输出设备。随着各种显示设备，如手机、平板电脑(PAD)等系统集成度越来越高，厚度越来越薄，系统的中央处理器(Central Processing Unit,简称CPU)从先前的单核升级到现在的双核、四核和八核乃至更多核产品系统陆续问市，系统耗电越来越高，市场对手机和PAD的续航时间的要求也越来越高，从而持续降低显示设备的功耗成为系统厂商和面板厂商持续追求的目标。
[0003]TFT液晶显示器一般由水平和垂直两个方向排列的像素矩阵构成，TFT液晶显示器进行显示时，通过移位寄存器(Shift Register，简称SR)产生栅极输入信号，即驱动电路
的输出信号Gl、G2.......Gn,从第一行到最后一行依次扫描各行像素,如图1所不。每一
个移位寄存器的输入端都有栅极驱动时钟信号CPV，在第一级移位寄存器单元SRl的输入端还有栅极扫描触发信号STV。在现有TFT液晶显示器设计中，当TFT液晶显示器处于部分显示状态时会进行扫黑动作，即TFT液晶显示器的栅极会从上到下逐行进行扫描，而源极驱动信号(即数据线)一直保持在低电平，未对TFT液晶显示器进行充电，从而降低源极驱动芯片的功耗，相应的栅极逻辑时序图如图2所示。
[0004]现有的电路设计，仅是降低了源极驱动电路的功耗，然而，当TFT液晶显示器处于部分显示状态时，例如，当以长宽比为4:3的屏幕全屏播放长宽比为16:9的影片时，屏幕的上下边处存在黑色的边幅(即扫黑区域)，然而栅极驱动电路依然从上到下逐行进行扫描而并没有关闭扫黑区域的栅极信号，从而栅极驱动电路的功耗没有降低，这就会造成液晶显示器的总体功耗仍然很大。
【发明内容】
[0005](一)要解决的技术问题
[0006]针对上述缺陷，本发明要解决的技术问题是如何降低栅极驱动电路的功耗，进一步降低液晶显示面板的总体功耗。
[0007](二)技术方案
[0008]为解决上述问题，本发明提供了一种栅极驱动电路，由多个移位寄存器单元依次相连组成的移位寄存器，还包括:第一选通模块和/或第二选通模块；
[0009]第一选通模块，其连接于栅极扫描触发信号线和选通信号线，用于根据所述选通信号线提供的选通信号而将所述栅极扫描触发信号线上的栅极扫描触发信号提供给预定的移位寄存器单元，使得所述移位寄存器从预定的移位寄存器单元开始工作；和/或
[0010]第二选通模块，其连接于选通信号线，用于根据所述选通信号线提供的选通信号而切断预定的移位寄存器单元与其上一级移位寄存器单元之间的联系，使得所述移位寄存器从预定的移位寄存器单元开始关闭。
[0011]进一步地，所述第一选通模块包括第一脉冲信号选通器和至少一个或门:
[0012]第一脉冲信号选通器的输入端连接所述栅极扫描触发信号和所述选通信号，第一输出端与所述移位寄存器中的第一级移位寄存器单元的输入端连接，其他输出端与或门的输入端连接；
[0013]或门的第一输入端连接所述第一脉冲信号选通器的除第一输出端之外的输出端，第二输入端连接预定的移位寄存器单元的上一级移位寄存器单元的输出端，其输出端与所述预定的移位寄存器单元的输入端连接。
[0014]进一步地，所述第二选通模块包括:
[0015]第二脉冲信号选通器，其输入端连接所述选通信号和预定的移位寄存器单元的上一级移位寄存器单元的输出端，其输出端与所述预定的移位寄存器单元的输入端连接。
[0016]进一步地,所述第一脉冲信号选通器的输出端在同一时刻只有一个输出端被选通。
[0017]进一步地，所述选通信号的个数为N，所述第一脉冲信号选通器的输出端个数为M，或门的个数最多为M-1，所述第二脉冲信号选通器的输出端个数为L，其中，M≤2n，L≤2n，L、Μ、N均为自然数。
[0018]进一步地，当N=2，M=4, L=3时，所述选通信号包括第一选通信号和第二选通信号。
[0019]进一步地，所述移位寄存中除了第一级移位寄存器单元之外的所有其它级移位寄存器单元的输出端均与上一级移位寄存器单元的复位信号输入端连接，用于复位上一级移位寄存器单元；并且
[0020]所述移位寄存器中的每一级移位寄存器单元的输入端均与栅极驱动时钟信号连接。
[0021]进一步地，所述预定的移位寄存器单元的上一级移位寄存器单元的输出端还连接于所述栅极扫描触发信号线。
[0022]进一步地，当所述第一选通信号和所述第二选通信号都为低电平时，所述第一脉冲信号选通器的第一输出端被选通，第二输出端、第三输出端和第四输出端输出低电平，所述第二脉冲信号选通器的第一输出端、第二输出端和第三输出端均接通。
[0023]进一步地，当所述第一选通信号为低电平，所述第二选通信号都为高电平时，所述第一脉冲信号选通器的第二输出端被选通，第一输出端、第三输出端和第四输出端输出低电平，所述第二脉冲信号选通器的第一输出端和第二输出端均接通，第三输出端关闭。
[0024]进一步地，当所述第一选通信号为高电平，所述第二选通信号都为低电平时，所述第一脉冲信号选通器的第三输出端被选通，第一输出端、第二输出端和第四输出端输出低电平，所述第二脉冲信号选通器的第一输出端接通，第二输出端和第三输出端均关闭。
[0025]进一步地，当所述第一选通信号和所述第二选通信号都为高电平时，所述第一脉冲信号选通器的第四输出端被选通，第一输出端、第二输出端和第三输出端输出低电平，所述第二脉冲信号选通器的第一输出端、第二输出端和第三输出端均关闭。
[0026]为解决上述问题，本发明还提供了一种显示装置，该显示装置包括多条栅极线以及上述的栅极驱动电路，各所述移位寄存器单元的输出端与各栅极线以一一对应的方式连接。
[0027](三)有益效果
[0028]本发明提供了一种栅极驱动电路，包括由多个移位寄存器单元依次相连组成的移位寄存器，还包括:第一选通模块和/或第二选通模块；第一选通模块连接于栅极扫描触发信号线和选通信号线，用于根据选通信号线提供的选通信号而将栅极扫描触发信号线上的栅极扫描触发信号提供给预定的移位寄存器单元，使得移位寄存器从预定的移位寄存器单元开始工作；和/或第二选通模块连接于选通信号线，用于根据选通信号线提供的选通信号而切断预定的移位寄存器单元与其上一级移位寄存器单元之间的联系，使得移位寄存器从预定的移位寄存器单元开始关闭。通过在栅极驱动电路中增加第一选通模块，控制栅极扫描触发信号加载到预定的移位寄存器单元的输入端上并从该移位寄存器单元开始工作，增加第二选通模块，能够根据选通信号的情况控制栅极逐行扫描的栅极输出从预定的移位寄存器开始关闭，实现液晶显示面板在部分显示模式时不再需要从上到下逐行进行扫描而并没有关闭扫黑区域的栅极信号，而是选择性关闭扫黑区域的栅极信号，从而降低栅极驱动电路的功耗，进一步降低整个显示面板的功耗。
【专利附图】
【附图说明】
[0029]图1为现有技术中的栅极驱动电路设计原理图；
[0030]图2为现有技术中的栅极驱动电路的逻辑时序图；
[0031]图3为本发明实施例提供的一种栅极驱动电路的组成示意图；
[0032]图4为本发明实施例提供一种最佳方案的栅极驱动电路的设计原理图；
[0033]图5为选通信号的控制信号功能查询表；
[0034]图6为本发明实施例提供的部分显示模式中CS0=0，CSl=I时的时序图；
[0035]图7为本发明实施例提供的部分显示模式中CS0=1，CSl=O时的时序图；
[0036]图8为本发明实施例提供的部分显示模式中CS0=1，CSl=I时的时序图。
【具体实施方式】
[0037]下面结合附图和实施例，对本发明的【具体实施方式】作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
[0038]本发明提供了一种栅极驱动电路，其组成示意图如图3所示，由多个移位寄存器单元依次相连组成的移位寄存器10，其特征在于，还包括:第一选通模块20和/或第二选通模块30 ；
[0039]其中第一选通模块20，其连接于栅极扫描触发信号线和选通信号线，用于根据选通信号线提供的选通信号而将栅极扫描触发信号线上的栅极扫描触发信号提供给预定的移位寄存器单元，使得移位寄存器10从预定的移位寄存器单元开始工作；和/或
[0040]第二选通模块30，其连接于选通信号线，用于根据选通信号线提供的选通信号而切断预定的移位寄存器单元与其上一级移位寄存器单元之间的联系，使得移位寄存器10从预定的移位寄存器单元开始关闭。
[0041]上述栅极驱动电路，在现有技术提供的只包括移位寄存器的栅极驱动电路基础上，增加第一选通模块和第二选通模块，第一选通模块用于控制栅极扫描触发信号加载到预定的移位寄存器的输入端上，第二选通模块用于控制栅极逐行扫描的栅极输出从预定的移位寄存器开始关闭，实现液晶显示面板在部分显示模式时选择性关闭扫黑区域的栅极信号，从而降低栅极驱动电路的功耗，进一步降低整个显示面板的功耗。
[0042]具体的，本实施例中的移位寄存器10是由多级移位寄存器单元依次连接组成的，
即在移位寄存器10中包括η个移位寄存器单元，对其进行分级表示分别为1......η，即第
一级移位寄存器单元SR1、第二级移位寄存器单元SR2、第a-Ι级移位寄存器单元SRa_l、第
a级移位寄存器单元SRa、第a+Ι级移位寄存器单元SRa+Ι......第η级移位寄存器单元
SRn,相对应的输出端为 Gl、G2、Ga-1、Ga、Ga+1......Gn0
[0043]需要说明的是，本实施例中选通信号线提供的选通信号个数至少为I个，选通信号的个数不作具体限定，还可以根据兼容的部分显示的情况进行选择。
[0044]优选地，移位寄存器10中除了第一级移位寄存器单元SRl之外的所有其它级移位寄存器单元的输出端均与上一级移位寄存器单元的复位信号输入端连接，用于复位上一级移位寄存器单元，并且移位寄存器10中的每一级移位寄存器单元的输入端均与栅极驱动时钟信号CPV连接。例如，第a级移位寄存器单元的输出端Ga与上一级移位寄存器单元(即第a-Ι级移位寄存器单元的复位信号输入端)连接，以此类推。需要说明的是，本实施例中预定的移位寄存器单元的上一级移位寄存器单元的输出端还连接于栅极扫描触发信号线，保证一巾贞扫描完后能够自动开始下一巾贞的扫描。
[0045]优选地，本实施例中的第一选通模块20包括第一脉冲信号选通器21和至少一个或门:
[0046]第一脉冲信号选通器21的输入端连接栅极扫描触发信号和选通信号,第一输出端与移位寄存器中的第一级移位寄存器单元的输入端连接，其他输出端与或门的输入端连接;
[0047]或门的第一输入端连接第一脉冲信号选通器21的除第一输出端之外的输出端，第二输入端连接预定的移位寄存器单元的上一级移位寄存器单元的输出端，其输出端与预定的移位寄存器单元的输入端连接。
[0048]优选地，本实施例中的第二选通模块30包括:
[0049]第二脉冲信号选通器31，其输入端连接选通信号和预定的移位寄存器单元的上一级移位寄存器单元的输出端，其输出端与预定的移位寄存器单元的输入端连接。
[0050]基于上述，本实施例中提供了一种最佳方案，且该最佳方案的栅极驱动电路的设计原理图如图4所示，其中的STV表示栅极扫描触发信号，CPV为栅极驱动时钟信号，CSO和CSl分别为第一选通信号和第二选通信号，OR GateUOR Gate2和OR Gate3分别表示三个或门，分别对应编号为01、02和03。第一选通模块用20表不,第一脉冲信号选通器用21表不，其第一输出端、第二输出端、第三输出端和第四输出端分别用211、212、213和214表不。第二选通模块用30表不,第二脉冲信号选通器用31表不,其第一输出端、第二输出端和第三输出端分别用311、312和313表示，每个输出端分别用一个开关进行控制，即第一输出端的开关SWl为301，第二输出端的开关512为302，第三输出端的开关SW3为303。移位寄存器单元用10表示，其中的移位寄存器分别用SR1、SR2......SRn表示。
[0051]需要说明的是，本实施例中的第一脉冲信号选通器21的输出端在同一时刻只有一个输出端被选通。[0052]具体的，本实施例中选通信号线提供的选通信号的个数为N，第一脉冲信号选通器的输出端个数为M，或门的个数最多为M-1，第二脉冲信号选通器31的输出端个数为L，其中，M≤ 2n，L≤ 2n，L、M、N均为自然数。
[0053]例如，。
[0054]以下给出本实施例的一个最佳方案，当N=2，M=4, L=3时，即当选通信号的个数为2时，包括第一选通信号CSO和第二选通信号CSl,相应地,该栅极驱动电路中第一脉冲信号选通器21的输出端个数为4，即211、212、213和214，还包括3个或门，即OR GateU ORGate2和OR Gate3，第二脉冲信号选通器31的输出端个数为3，即311、312和313。需要说明的是，所述“或门”还可以是“与门”也可以是“非门”，本发明实施例中以所述或门为最佳实施例进行详细说明。
[0055]具体的，本实施例中的第一级移位寄存器单元SRl的输入端除了与栅极驱动时钟信号CPV连接之外，还与第一脉冲信号选通器21的第一输出端211连接。第一脉冲信号选通器21除了第一输出端211之外的输出端连接移位寄存器单元的输入端之前还包括或门(OR Gate),或门的输入端连接第一脉冲信号选通器21的输出端和上一级移位寄存器单兀的输出端，或门的输出端连接移位寄存器10中的本级移位寄存器单元。
[0056]需要说明的是，并不是移位寄存器10中的任何一个移位寄存器单元的输入端都通过或门与第一脉冲信号选通器21的输出端连接，所以第一脉冲信号选通器21输出端的个数为M时，或门的个数是最多为M-1个，即在I~M-1之间不等，具体根据需要进行设定。而第一脉冲信号选通器21的输出端(除了第一输出端211之外，即第二输出端212、第三输出端213以及第四输出端214)都经过或门连接移位寄存器单元的输入端。例如，第一脉冲信号选通器21的第二输出端212通过第一或门(OR Gatel)连接第a+Ι级移位寄存器单元的输入端，具体的，第一或门(OR Gatel)的另外一个输入端连接第a级移位寄存器单元的输出端Ga,并且第一或门(OR Gatel)的输出端连接第a+Ι级移位寄存器单元的输入端,其它同理。
[0057]还需要说明的是，第一脉冲信号选通器21的输出端个数和或门的个数都是根据选通信号的个数确定的。
[0058]具体的，第一脉冲信号选通器21的输出端在同一时刻只能有一个输出端被选通，其余未被选通的输出端的电位被拉低；第二脉冲信号选通器31的输出端在同一时刻至少有一个输出端接通或者全部关闭。实际使用中，第一脉冲信号选通器21为单刀多掷开关，即一次只能选通一路导通，而第二脉冲信号选通器31为包含多个单刀单掷开关的选通器，即多个通路之间的导通和关闭互不影响，即任意一路的导通和关闭都是根据控制输入端电平的高低实现的。
[0059]第二脉冲信号选通器31中的任何一个输出端均与上一级移位寄存器的输出端和本级移位寄存器的输入端连接。例如，第二脉冲信号选通器31的第一输出端311通过第一开关301控制，第一输出端311与第d级移位寄存器SRd的输出端Gd和第d+Ι级移位寄存器SRd+Ι的输入端连接。第d级即为上述的上一级，第d+Ι级为上述的本级。
[0060]另外,第一选通模块20和第二选通模块30输入端的两个选通信号CSO和CSl的控制信号功能查询表如图5所示。其中VGL为TFT液晶显示屏的负电压输入端，S表示接通，O表示关闭。·[0061]栅极驱动时钟信号CPV与每一级移位寄存器单元SR链接，除了第一级移位寄存器单元SRl之外的所有级的输出信号Gi (其中l〈i ( η)均与上一级移位寄存器SR1-1的复位信号输入连接，用于复位上一级移位寄存器。
[0062]另外，本实施例中还需要时序控制器T-CON对信号CPV、STV、CSO、CSl进行控制，需要说明的是选通信号CS不限于2个，可以根据需要兼容的部分显示的情况进行选择。其中栅极扫描触发信号STV仅提供给第一脉冲信号选通器21, CSO和CSl同时提供给第一脉冲信号选通器21和第二脉冲信号选通器31,第一脉冲信号选通器21具有多路输出，本方案中有4路输出，但是不限于4路。
[0063]第一脉冲信号选通器21的第一输出端211与第一级移位寄存器SRl的输入端连接，第二输出端212和或门I (OR GateUP 01)的一路输入端连接，第三输出端213和或门
2(OR Gate2，即02)的一路输入端连接，第四输出端214和或门3 (OR Gate3，即03)的一路输入端连接。第a级移位寄存器SRa的输出端和或门1(0R Gatel)的另外一路输入端连接，或门1(0R Gatel)的输出与第a+Ι级移位寄存器SRa+Ι的输入端连接。第b级移位寄存器SRb的输出端和或门2 (OR Gate2)的另外一路输入端连接，或门2 (OR Gate2)的输出与第b+Ι级移位寄存器SRb+Ι的输入端连接。第c级移位寄存器SRc的输出端和或门3 (0RGate3)的另外一路输入端连接，或门3 (OR Gate3)的输出端与第c+1级移位寄存器SRc+1的输入端连接。第I级移位寄存器SRl至第a-Ι级移位寄存器SRa-1的输出端Gi分别与下一级移位寄存器SRi+Ι的输入端连接，第a+Ι级移位寄存器SRa+Ι至第b_l级移位寄存器SRb-1的输出端Gi分别与下一级移位寄存器SRi+Ι的输入端连接，第c+1级移位寄存器SRc+1至第d-Ι级移位寄存器SRd-1的输出端Gi分别与下一级移位寄存器SRi+Ι的输入端连接，此处仅以三级作为说明，其中a/b/c值的选择取决于时序控制器T-CON所支持的部分显不(Partial Display)的种类。例如，对于 800*1280 分辨率的 WXGA (Wide ExtendedGraphics Array)分辨率时序控制器T-C0N，若时序控制器支持600*1024/540*960/480*800等部分显示(Partial Display)模式,此处可以选取为a=128, b=160, c=240。
[0064]相应地,第d级移位寄存器SRd的输出端和第二脉冲信号选通器31的第一输出端311，即单刀单掷开关SWl连接，Sffl与第d+Ι级移位寄存器SRd+Ι的输入端连接。第e级移位寄存器SRe的输出端和第二脉冲信号选通器31的第二输出端312，即单刀单掷开关SW2连接，SW2与第e+Ι级移位寄存器SRe+Ι的输入端连接。第f级移位寄存器SRf的输出端和第二脉冲信号选通器31的第三输出端313，即单刀单掷开关SW3连接，SW3与第f+1级移位寄存器SRf+Ι的输入端连接。第c+1级移位寄存器SRc+1与第d-Ι级移位寄存器SRd-1之间的移位寄存器的输出端Gi分别与下一级的移位寄存器的输入端SRi+Ι的输入端连接，第d+Ι级移位寄存器SRd+Ι与第e-Ι级移位寄存器SRe-1之间的移位寄存器的输出端Gi分别与下一级的移位寄存器SRi+Ι的输入端连接，第e+1级移位寄存器SRe+Ι与第f-Ι级移位寄存器SRf-1之间的移位寄存器的输出端Gi分别与下一级的移位寄存器的输入端SRi+Ι的输入端连接，第f+Ι级移位寄存器SRf+Ι与第η级移位寄存器SRn-1之间的移位寄存器的输出端Gi分别与下一级的移位寄存器的输入端SRi+Ι的输入端连接，此处仅以三级作为说明，其中d/e/f等的选择取决于时序控制器T-CON所支持的部分显示(PartialDisplay)的种类，如对于800*1280分辨率的WXGA分辨率时序控制器T-C0N，若时序控制器支持600*1024/540*960/480*800等部分显示Partial Display模式，此处可以选取为d=1040, e=1120, f=1152。
[0065]由于第一选通模块20包括一个单刀多掷开关，第二选通模块30包括多个单刀单掷开关。CSO=CSl=O时,第一脉冲信号选通器21的第一输出端211被选通，即第一输出端211输出给第一寄存器SRl输入端的是信号STV,而第二输出端212、第三输出端213和第四输出端214被拉低，第二脉冲信号选通器31中的输出端SW1、SW2和SW3均接通(即图5中的S);当CSO=O, CSl=I时,第一脉冲信号选通器21的第二输出端212被选通,而第一输出端211、第三输出端213和第四输出端214被拉低,第二脉冲信号选通器31的输出端SWl和SW2接通(即S)，SW3关闭卿O);当CSO=I, CSl=O时，第一脉冲信号选通器21的第三输出端213被选通,而第一输出端211、第二输出端212和第四输出端214被拉低,第二脉冲信号选通器31中的Sffl接通(即S)，SW2和SW3关闭(即O);当CSO=I, CSl=I时，第一脉冲信号选通器21的第四输出端214被选通,而第一输出端211、第二输出端212和第三输出端213被拉低，第二脉冲信号选通器31中的SW1、SW2和SW3均关闭(即O)。其中，在时序控制器T-CON进入部分显示(Partial Display)模式时，时序控制器先保持CSO和CSl信号为低电平2帧，同时通知源极驱动芯片进行扫黑动作，即将扫黑的部分放电至低电平(即VGL)之后再切换CSO和CSl的电平至相应的部分显示配置状态。
[0066]I)当CSO=CSl=O时,第一脉冲信号选通器21的第一输出端211被选通,第二脉冲信号选通器31中的SW1、SW2和SW3均接通，则STV信号进入第一级移位寄存器SR1。当第a级移位寄存器单元的输出端Ga为高电平时，或门OR Gatel输出高电平，第a+Ι级寄存器SRa+Ι正常工作。当第b级移位寄存器单元的输出端Gb为高电平时，或门OR Gate2输出高电平，第b+Ι级寄存器SRb+Ι正常工作。当第c级移位寄存器单元的输出端Ge为高电平时，或门OR Gate3输出高电平，第c+1级寄存器SRc+1正常工作。第d级移位寄存器SRd的输出端Gd与第d+Ι级移位寄存器SRd+Ι的输入端相连接，第d+Ι级移位寄存器SRd+Ι正常工作。第e级移位寄存器SRe的输出端Ge与第e+Ι级移位寄存器SRe+Ι的输入端相连接，第e+Ι级移位寄存器SRe+Ι正常工作，第f级移位寄存器SRf的输出端Gf与第f+Ι级移位寄存器SRf+Ι的输入相连接，第f+Ι级移位寄存器SRf+Ι正常工作，在此模式下时序控制器T-CON和栅极驱动电路处于正常工作(Normal Display)模式。
[0067]2)当CS0=0，CSl=I时，第一脉冲信号选通器21的第二输出端212被选通，第二脉冲信号选通器31中的SWl和SW2接通，SW3关闭，则STV信号连接至或门(OR Gatel)的输入端，或门(OR Gatel)输出高电平，第a+Ι级寄存器SRa+Ι正常工作。当第b级移位寄存器单元的输出端Gb为高电平时，或门(OR Gate2)输出高电平，第b+Ι级寄存器SRb+Ι正常工作。当第c级移位寄存器单元的输出端Ge为高电平时，或门(OR Gate3)输出高电平，第c+1级寄存器SRc+1正常工作，第一级移位寄存器SRl由于输入端没有STV信号输入，从而使得第一级移位寄存器SRl至第a级移位寄存器SRa持续输出低电平，源极数据无法写入，进而保持VGL (低电平)。第d级移位寄存器SRd的输出端Gd与第d+Ι级移位寄存器SRd+Ι的输入端相连接，第d+Ι级移位寄存器SRd+Ι正常工作。第e级移位寄存器SRe的输出端Ge与第e+Ι级移位寄存器SRe+Ι的输入端相连接，第e+Ι级移位寄存器SRe+Ι正常工作。第f级移位寄存器SRf的输出端Gf与第f+Ι级移位寄存器SRf+Ι的输入关闭，则第f+Ι级移位寄存器SRf+Ι至第η级移位寄存器SRn无STV信号输入，相应的移位寄存器持续输出低电平，因此可以在部分显示的情况下降低栅极驱动电路的功耗，此种状况下的时序图如图6所示。
[0068]3)当CS0=1，CSl=O时，第一脉冲信号选通器21的第三输出端213被选通，第二脉冲信号选通器31中的SWl接通，SW2和SW3关闭，则STV信号连接至或门(OR Gate2)的输入端，或门(OR Gate2)输出高电平，第b+Ι级寄存器SRb+Ι正常工作。当第c级移位寄存器单元的输出端Ge为高电平时，或门(OR Gate3)输出高电平，第c+1级寄存器SRc+Ι正常工作，第一级移位寄存器SRl由于输入端没有STV信号输入,从而使得第一级移位寄存器SRl至第b级移位寄存器SRb持续输出低电平，源极数据无法写入，进而保持GND (低电平)。第d级移位寄存器SRd的输出端Gd与第d+Ι级移位寄存器SRd+Ι的输入端相连接，第d+Ι级移位寄存器SRd+Ι正常工作，第e级移位寄存器SRe的输出端与第e+Ι级移位寄存器SRe+1的输入关闭，则第e+Ι级移位寄存器SRe+Ι至第η级移位寄存器SRn无STV信号输入，相应的移位寄存器持续输出低电平，因此可以在该种部分显示模式的情况下也能够降低栅极驱动电路的功耗，此种状况下的时序图如图7所示。
[0069]4)当CS0=1，CSl=I时，第一脉冲信号选通器21的第四输出端214被选通，第二脉冲信号选通器31中的SW1、SW2和SW3关闭，则STV信号连接至或门(OR Gate3)的输入端，或门(OR Gate3)输出高电平，第c+1级寄存器SRc+Ι正常工作。第一级移位寄存器SRl由于输入端没有STV信号输入,从而使得第一级移位寄存器SRl至第C级移位寄存器SRc持续输出低电平，源极数据无法写入，进而保持GND (低电平)。第d级移位寄存器SRd的输出端Gd与第d+Ι级移位寄存器SRd+Ι的输入关闭，则第d+Ι级移位寄存器SRd+Ι至第η级移位寄存器SRn无STV信号输入，相应的移位寄存器持续输出低电平，因此可以在该部分显示模式的情况下降低栅极驱动电路的功耗，此种状况下的时序图如图8所示。
[0070]需要说明的是，上述方案是以选通信号的个数为2时进行说明的，但是对于选通信号的个数为I或者大于2时上述栅极驱动电路的原理也同样适用，只需要对相关的端口进行适应性扩展即可，此处不再赘述。
[0071]上述栅极驱动电路在原有的移位寄存器的基础上增加第一选通模块，控制栅极扫描触发信号加载到需要的移位寄存器上，增加选通模块，控制栅极逐行扫描的栅极输出从需要的移位寄存器开始关闭。通过采用正负压驱动的移位寄存器，选择性关闭扫黑区域的栅极信号，能够降低栅极驱动电路的功耗，进一步降低整个显示面板的功耗。
[0072]在上述栅极驱动电路的基础上，本发明实施例还提供了 一种显示装置，该显示装置包括上述栅极驱动电路。
[0073]所述包括上述栅极驱动电路的显示装置可以为液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
[0074]以上实施方式仅用于说明本发明，而并非对本发明的限制，有关【技术领域】的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。
【权利要求】
1.一种栅极驱动电路，包括由多个移位寄存器单元依次相连组成的移位寄存器，其特征在于，还包括:第一选通模块和/或第二选通模块； 第一选通模块，其连接于栅极扫描触发信号线和选通信号线，用于根据所述选通信号线提供的选通信号而将所述栅极扫描触发信号线上的栅极扫描触发信号提供给预定的移位寄存器单元，使得所述移位寄存器从预定的移位寄存器单元开始工作；和/或 第二选通模块，其连接于选通信号线，用于根据所述选通信号线提供的选通信号而切断预定的移位寄存器单元与其上一级移位寄存器单元之间的联系，使得所述移位寄存器从预定的移位寄存器单元开始关闭。
2.根据权利要求1所述栅极驱动电路，其特征在于，所述第一选通模块包括第一脉冲信号选通器和至少一个或门: 第一脉冲信号选通器的输入端连接所述栅极扫描触发信号和所述选通信号，第一输出端与所述移位寄存器中的第一级移位寄存器单元的输入端连接，其他输出端与或门的输入端连接； 或门的第一输入端连接所述第一脉冲信号选通器的除第一输出端之外的输出端，第二输入端连接预定的移位寄存器单元的上一级移位寄存器单元的输出端，其输出端与所述预定的移位寄存器单元的输入端连接。
3.根据权利要求1所述栅极驱动电路，其特征在于，所述第二选通模块包括: 第二脉冲信号选通器，其输入端连接所述选通信号和预定的移位寄存器单元的上一级移位寄存器单元的输出端，其输出端与所述预定的移位寄存器单元的输入端连接。
4.根据权利要求2所述栅极驱动电路，其特征在于，所述第一脉冲信号选通器的输出端在同一时刻只有一个输出端被选通。
5.根据权利要求2或3所述栅极驱动电路，其特征在于，所述选通信号的个数为N，所述第一脉冲信号选通器的输出端个数为M，或门的个数最多为M-1，所述第二脉冲信号选通器的输出端个数为L，其中，M≤2N，L≤2n，L、M、N均为自然数。
6.根据权利要求5所述栅极驱动电路，其特征在于，当N=2，M=4，L=3时，所述选通信号包括第一选通信号和第二选通信号。
7.根据权利要求1所述栅极驱动电路，其特征在于，所述移位寄存中除了第一级移位寄存器单元之外的所有其它级移位寄存器单元的输出端均与上一级移位寄存器单元的复位信号输入端连接，用于复位上一级移位寄存器单元；并且 所述移位寄存器中的每一级移位寄存器单元的输入端均与栅极驱动时钟信号连接。
8.根据权利要求3所述栅极驱动电路，其特征在于，所述预定的移位寄存器单元的上一级移位寄存器单元的输出端还连接于所述栅极扫描触发信号线。
9.如权利要求6所述的栅极驱动电路，其特征在于，当所述第一选通信号和所述第二选通信号都为低电平时，所述第一脉冲信号选通器的第一输出端被选通，第二输出端、第三输出端和第四输出端输出低电平，所述第二脉冲信号选通器的第一输出端、第二输出端和第三输出端均接通。
10.如权利要求6所述的栅极驱动电路，其特征在于，当所述第一选通信号为低电平，所述第二选通信号都为高电平时，所述第一脉冲信号选通器的第二输出端被选通，第一输出端、第三输出端和第四输出端输出低电平,所述第二脉冲信号选通器的第一输出端和第二输出端均接通，第三输出端关闭。
11.如权利要求6所述的栅极驱动电路，其特征在于，当所述第一选通信号为高电平，所述第二选通信号都为低电平时，所述第一脉冲信号选通器的第三输出端被选通，第一输出端、第二输出端和第四输出端输出低电平，所述第二脉冲信号选通器的第一输出端接通，第二输出端和第三输出端均关闭。
12.如权利要求6所述 的栅极驱动电路，其特征在于，当所述第一选通信号和所述第二选通信号都为高电平时，所述第一脉冲信号选通器的第四输出端被选通，第一输出端、第二输出端和第三输出端输出低电平，所述第二脉冲信号选通器的第一输出端、第二输出端和第三输出端均关闭。
13.—种显示装置，其特征在于，所述显示装置中包括多条栅极线以及如权利要求1-12中任一项所述的栅极驱动电路，各所述移位寄存器单元的输出端与各栅极线以一一对应的方式连接。
【文档编号】G09G3/36GK103680439SQ201310617047
【公开日】2014年3月26日 申请日期:2013年11月27日 优先权日:2013年11月27日
【发明者】郑亮亮, 何剑 申请人:合肥京东方光电科技有限公司, 京东方科技集团股份有限公司