像素结构与其驱动方法
【专利摘要】本公开提供一种像素结构与其驱动方法。该像素结构包含发光二极管、晶体管、数据接收单元、补偿单元、第一开关单元、第二开关单元及电容。晶体管用以驱动发光二极管。数据接收单元根据第一扫描信号来提供像素数据信号至晶体管。补偿单元提供参考电压予晶体管。第一开关单元根据第二扫描信号提供电源电压至晶体管。第二开关单元根据第二扫描信号或第三扫描信号传送像素数据信号至晶体管。电容耦接于晶体管及数据接收单元。其中，数据接收单元提供像素数据信号至电容及补偿单元提供参考电压予晶体管同时进行。本公开可明显降低驱动电流的变异，进而使显示器在显示影像时可具有均匀的亮度。
【专利说明】像素结构与其驱动方法
【技术领域】
[0001]本公开内容涉及一种像素结构，且特别涉及一种具有临界电压补偿的像素结构。
【背景技术】
[0002]一般而言，有机发光元件具有自发光性、广视角、高对比、低耗电、高反应速率等优点，因此其普遍地应用于平面显示器中。以主动式矩阵有机发光显示器(Active MatrixOLED, AM0LED)而言，在像素区域中通常包括有机发光元件以及薄膜晶体管(TFT)，且有机发光元件是由薄膜晶体管及其操作时所产生的电流来驱动。
[0003]然而，由于在制作薄膜晶体管阵列时，经常会因工艺变异的影响，导致不同的薄膜晶体管彼此间的临界电压可能不尽相同，使得薄膜晶体管操作时所产生的驱动电流亦有所差异，进而造成各有机发光元件所发出的亮度可能无法一致，以致于显示器在显示影像时画面存有亮度不均匀(mura)的问题。
【发明内容】
[0004]本
【发明内容】
的一目的在于提供一种像素结构，藉以改善其显示影像时画面有亮度不均匀的问题。
[0005]本公开内容的一方面在于提供一种像素结构。像素结构包含发光二极管、晶体管、数据接收单元、补偿单元、第一开关单元、第二开关单元以及电容。晶体管包含控制端、第一端及第二端，其中晶体管的第二端电性耦接发光二极管，晶体管用以根据控制端及第一端之间的电位差驱动发光二极管。数据接收单元电性耦接于晶体管的控制端，用以根据第一扫描信号来提供像素数据信号至晶体管的控制端。补偿单元电性耦接于晶体管的控制端及数据接收单元，用来提供参考电压予晶体管的控制端。第一开关单元电性耦接于晶体管的第一端，用来接收电源电压，以及根据第二扫描信号决定提供电源电压至晶体管的第一端。第二开关单元电性耦接于晶体管的控制端及数据接收单元之间，用来根据第二扫描信号或第三扫描信号，决定传送像素数据信号至晶体管的控制端。电容电性耦接于晶体管的第一端及数据接收单元。其中，数据接收单元提供像素数据信号至电容及该补偿单元提供参考电压予晶体管的控制端同时进行。
[0006]本公开内容的另一方面在于提供一种驱动方法。驱动方法用来驱动像素结构，其中像素结构包含发光二极管、数据接收单元、晶体管及补偿单元，晶体管包含第一端、第二端及控制端，第二端电性耦接于发光二极管，数据接收单元电性耦接于晶体管的控制端，补偿单元电性耦接于晶体管的控制端及第二端。驱动方法包含下列步骤:通过补偿单元提供参考电压至晶体管的控制端；数据接收单元接收像素数据信号；通过补偿单元电性连接晶体管的控制端及第二端；提供像素数据信号至晶体管的控制端；以及根据晶体管的第一端及控制端的电位差，产生一驱动电流至发光二极管。
[0007]本公开内容的又一方面在于提供一种像素结构。像素结构包含发光二极管、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管以及第六晶体管。第一晶体管的第二端电性耦接于发光二极管。第二晶体管的第一端用来接收像素数据信号，第二晶体管的第二端电性耦接于第一晶体管的控制端，且第二晶体管的控制端用来接收第一扫描信号，致使像素数据信号由第二晶体管的第一端传送至第二晶体管的第二端。第三晶体管的第一端电性耦接于第一晶体管的控制端，第三晶体管的第二端电性耦接于发光二极管与第一晶体管的第二端，且第三晶体管的控制端用来接收第一扫描信号，致使第三晶体管的第一端与第三晶体管的第二端导通。第四晶体管的第一端用来接收电源电压，第四晶体管的第二端电性耦接于第一晶体管的第一端，且第四晶体管的控制端用来接收第二扫描信号，致使电源电压提供至第一晶体管的第一端。第五晶体管的第一端电性耦接于第二晶体管的第二端，第五晶体管的第二端电性耦接于第一晶体管的控制端，且第五晶体管的控制端用来接收第二扫描信号或第三扫描信号，致使第五晶体管的第一端导通至第五晶体管的第二端。电容的第一端电性耦接于第一晶体管的第一端，且电容的第二端电性耦接于第二晶体管的第二端。
[0008]综上所述，本公开内容所公开的像素结构与驱动方法，可明显降低驱动电流的变异，进而使显示器在显示影像时可具有均匀的亮度。
【专利附图】
【附图说明】
[0009]为让本公开内容的上述和其他目的、特征、优点与实施例能更明显易懂，说明书附图的说明如下:
[0010]图1为根据本公开内容的一实施例所绘示的一种像素结构的示意图；
[0011]图2为根据本公开内容的一实施例所绘示图1中所示像素结构中各个扫描信号和像素数据信号的操作时序图；
[0012]图3A?3D为根据本公开内容的一实施例所绘示如图1所示的像素结构于不同期间的操作示意图；
[0013]图4为根据本公开内容的一实施例的驱动方法的流程图；
[0014]图5是绘示如图1所示的像素结构在晶体管具有不同临界电压的情形下驱动电流的变异比率的测量结果；
[0015]图6A为根据本公开内容的另一实施例所绘示图1中所示像素结构中各个扫描信号和像素数据信号的操作时序图；
[0016]图6B是绘示如图1所示的像素结构在晶体管具有不同临界电压的情形下驱动电流的变异比率的测量结果；
[0017]图7A为根据本公开内容的另一实施例所绘示的一种像素结构的示意图；
[0018]图7B为根据本公开内容的一实施例所绘示图7A中所示像素结构中各个扫描信号和像素数据信号的操作时序图；
[0019]图8为根据本公开内容的另一实施例所绘示的一种像素结构的示意图；以及
[0020]图9为根据本公开内容的另一实施例所绘示的一种像素结构的示意图。
[0021]附图标记说明:
[0022]为让本公开内容能更明显易懂，所附符号的说明如下:
[0023]像素结构:100、700、800、 发光二极管:110
[0024]900补偿单元:130
[0025]数据接收单元:120重置单元:160
[0026]开关单元:140、150扫描信号:SCANl、EM、
[0027]晶体管:M1、M2、M3、M4、SCAN2
[0028]M5、M6节点:G、D、S、Q
[0029]电容:C参考电压:VREF
[0030]电源电压:OVDD步骤:S420、S440、S460、
[0031]像素数据信号:DATAS480
[0032]方法:400驱动电流:ID
[0033]期间:11、丁2、丁3、丁4、丁六、曲线:500、502、600、602
[0034]TB电位:VG、VS
[0035]临界电压:VTH
【具体实施方式】
[0036]下文是举实施例配合说明书附图作详细说明，但所提供的实施例并非用以限制本发明所涵盖的范围，而结构操作的描述非用以限制其执行的顺序，任何由元件重新组合的结构，所产生具有均等功效的装置，皆为本发明所涵盖的范围。此外，附图仅以说明为目的，并未依照原尺寸作图。为使便于理解，下述说明中相同元件将以相同的符号标示来说明。
[0037]关于本文中所使用的『第一』、『第二』、…等，并非特别指称次序或顺位的意思，亦非用以限定本发明，其仅仅是为了区别以相同技术用语描述的元件或操作而已。
[0038]图1为根据本公开内容的一实施例所绘示的一种像素结构的示意图。如图1所示，像素结构100包含发光二极管110、晶体管Ml、数据接收单元120、补偿单元130、开关单元140、开关单元150、电容C以及重置单元160。
[0039]如图1所示，在此实施例中，数据接收单元120包含晶体管M2。晶体管M2的第一端用以接收像素数据信号DATA，晶体管M2的第二端经由开关单元150电性耦接至晶体管Ml的控制端，且晶体管M2的控制端用以接收扫描信号SCANl。
[0040]再者，补偿单元130包含晶体管M3。晶体管M3的第一端电性耦接于晶体管Ml的控制端，晶体管M3的第二端电性耦接至晶体管Ml的第二端，且晶体管M3的控制端用以接收扫描信号SCANl，进而使晶体管M3的第一端耦接至晶体管M3的第二端。
[0041]于此例中，开关单元140包含晶体管M4。晶体管M4的第一端用以接收电源电压0VDD，晶体管M4的第二端电性耦接于晶体管Ml的第一端，且晶体管M4的控制端用以接收扫描信号EM。开关单元150包含晶体管M5。晶体管M5的第一端电性耦接晶体管M2的第二端，晶体管M5的第二端电性耦接晶体管Ml的控制端，且晶体管M5的控制端用以接收扫描信号EM，以根据扫描信号EM使晶体管M5的第一端导通至晶体管M5的第二端。
[0042]电容C的第一端电性耦接于晶体管Ml的第一端，且电容C的第二端电性耦接至晶体管M2的第二端。重置单元160包含晶体管M6。晶体管M6的第一端电性耦接于晶体管Ml的第二端，晶体管M6的第二端用以接收参考电压VREF，且晶体管M6的控制端用以接收扫描信号SCANl。
[0043]以操作而言，晶体管M2、晶体管M3以及晶体管M6用以根据扫描信号SCANl选择性地导通。晶体管M4以及晶体管M5用以根据扫描信号EM选择性地导通。因此，当晶体管M2以及晶体管M5为导通时，像素数据信号DATA可被传送至晶体管Ml的控制端。当晶体管M3以及晶体管M6为导通时,参考电压VREF可被传送至晶体管Ml的控制端。晶体管M4为导通时，电源电压OVDD可被传送至晶体管110的第一端。
[0044]再者，晶体管Ml的第二端电性耦接至发光二极管110。如此，晶体管Ml可根据其控制端与第二端的电位差驱动发光二极管110。
[0045]于各个实施例中，晶体管Ml?M6可为各种类型的晶体管，例如为金属氧化半导体场效晶体管(MOSFET)、薄膜晶体管(TFT)等等。举例来说，晶体管Ml可为P型MOSFET^h体管Ml的控制端为栅极，晶体管Ml的第一端为源极，且晶体管Ml的第二端为漏极。在像素结构100中，发光二极管110是经由晶体管Ml所产生的电流进行驱动，且MOSFET的电流是经由栅极与源极之间的电位差所决定。换句话说，晶体管110可根据栅极与源极之间的电位差来驱动发光二极管110。
[0046]图2为根据本公开内容的一实施例所绘示图1中所示像素结构中各个扫描信号和像素数据信号的操作时序图。图3A?3D为根据本公开内容的一实施例所绘示如图1所示的像素结构于不同期间的操作示意图。图4为根据本公开内容的一实施例的驱动方法的流程图。为方便说明，请一并参照图2、图3A?3D以及图4，像素结构100的操作将搭配其操作波形以及驱动方法400 —并详细介绍。
[0047]驱动方法400包含步骤S420、步骤S440、步骤S460以及步骤S480。在步骤S420中，参考电压VREF通过补偿单元130传送至晶体管Ml的控制端以及第二端。
[0048]例如，如图2以及图3A所示，于期间Tl (在此可称之为重置期间)内，扫描信号SCANl处于低电平状态，且扫描信号EM亦处于低电平状态。因此，晶体管Ml?M6皆为导通。如此一来，参考电压VREF可经由晶体管M6以及晶体管M3传送至晶体管Ml的控制端(下称节点G)。据此，节点G的电位可被重置为参考电压VREF，而使晶体管Ml为导通。同样地，电源电压OVDD可经由晶体管M4传送至晶体管Ml的第一端(下称节点S)，而使节点S的电位上拉至电源电压0VDD。再者，于期间Tl内，参考电压VREF亦经由晶体管M6传送至晶体管Ml的第二端(下称节点D)，进而对发光二极管110进行逆偏压。通过设置重置期间Tl，像素结构100可将先前操作阶段所残余的电荷进行重置，以达到更好的电压补偿效果O
[0049]步骤S440中，数据接收单元120接收像素数据信号DATA。在步骤S460中，参考电压VREF通过补偿单元130传送至晶体管Ml的控制端。
[0050]例如，如图2以及图3B所示，于期间T2(在此可称之为数据写入与补偿期间)内，扫描信号SCANl持续处于低电平状态，而扫描信号EM转为高电平状态。因此，晶体管M2、晶体管M3以及晶体管Μ6为导通,而晶体管Μ4和晶体管Μ5为关断。此时,参考电压VREF仍通过晶体管Μ6以及晶体管M3传送至节点G，而使晶体管Ml导通。同样地，参考电压VREF亦持续通过晶体管Μ6以及晶体管M3传送至节点D，以持续对发光二极管110进行逆偏压。在期间Τ2中，晶体管Ml为接成二极管形式(d1de-connected)的电路(晶体管Ml的第二端耦接至晶体管Ml的控制端)。如此一来，由于节点G(即晶体管Ml的控制端)的电位仍保持在参考电压VREF，故节点S (即晶体管Ml的第一端)的电位将被拉降至VREF+1VTH |，其中VTH为晶体管Ml的临界电压。
[0051]也就是说，在数据写入与补偿期间T2内，数据接收单元120(晶体管M2)传送像素数据信号DATA至电容C ;同时，补偿单元130传送了参考电压VREF至晶体管110的控制端(亦即节点G)。通过此种设置方式，在同一期间内，节点Q(电容C的一端)即可纪录像素数据信号DATA，且节点S(电容C的另一端)亦可同时记录晶体管Ml的临界电压VTH。
[0052]然后，在图3C中，于期间T3(在此可称之为保持期间)，扫描信号SCANl转为高电平状态，而扫描信号EM仍保持在高电平状态。此时，晶体管M2?Μ6皆为关断，故像素结构100内的节点G、节点D、节点S以及节点Q的电位将保持不变。通过设置期间Τ3，可确保节点S具有足够的时间储存临界电压VTH，以达到更好的电压补偿的效果。应当理解的是，于另一些实施例中，像素结构100可在不具有保持期间Τ3的操作下完成发光的操作。亦即，于另一些实施例中，扫描信号SCANl由低电平状态切换至高电平状态的时间可相同于扫描信号EM由高电平切换至低电平状态的时间。
[0053]在步骤S480中，晶体管Ml根据其第一端以及其控制端之间的电位差产生驱动电流ID至发光二极管110。
[0054]举例而言，如图2以及图3D所示，于期间Τ4(在此可称之发光期间)中，扫描信号SCANl继续处于高电压电平，而扫描信号EM切换为低电平状态。因此，晶体管Ml、晶体管Μ4以及晶体管Μ5为导通，且晶体管M2、晶体管M3以及晶体管Μ6为关断。此时，节点S的电位将从VREF+1VTHI上拉至电源电压0VDD，亦即节点S的电位具有OVDD- (VREF+1VTH |)的变化。因此，由于电容C的特性，节点Q上的电位将产生相同的变化，故节点Q的电位将由DATA变为OVDD- (VREF+1VTH |) +DATA。于期间T4内，节点Q将经由晶体管M5耦接至节点G，因此，节点G的电位亦为OVDD- (VREF+1VTH |) +DATA。
[0055]据此，在发光期间T4内，晶体管M4、晶体管Ml与发光二极管110形成通路，故晶体管Ml将产生驱动电流ID驱动发光二极管110，以使发光二极管110发光。此时，驱动电流ID可由下述数学式推导:
[0056]ID = K.(VSG - | VTH |)2
[0057]= K.(VS -VG-1VTH |)2
[0058]= K.{OVDD - [OVDD - (VREF+1VTH|)+DATA] - |VTH|}2
[0059]= K.(VREF-DATA)2
[0060]其中，K为晶体管Ml的工艺参数，VSG为节点S与节点G之间的电位差，VS为节点S的电位(即为0VDD)，且VG为节点Q的电位(即为OVDD - (VREF+1VTH |) +DATA)。由上述推导，可得知驱动电流ID的值与电源电压OVDD以及晶体管Ml的临界电压VTH均无直接关系。如此一来,便能避免因电源电压VDD产生电压降(IR-drop)造成各像素结构100中的驱动电流ID相互不一致，或是工艺变异导致各个像素结构100中晶体管Ml的临界电压VTH不同，而造成各个像素结构100中的驱动电流ID相互不一致的问题。
[0061]图5是绘示如图1所示的像素结构在晶体管具有不同临界电压的情形下驱动电流的变异比率的测量结果。在图5中，曲线500为图1所示的像素结构100在不同的临界电压VTH时的驱动电流的变异比率的曲线，而曲线502则为相关技术中使用的像素结构(2T1C)在不同的临界电压VTH时的驱动电流的变异比率曲线。如图5所示，在临界电压VTH的变动量为O?0.5伏特(V)的情况下，相较于具有2T1C的像素结构，本公开内容所提出的像素结构100中的驱动电流ID可具有明显较低的变异。
[0062]图6A为根据本公开内容的另一实施例所绘示图1中所示像素结构中各个扫描信号和像素数据信号的操作时序图。图6B是绘示如图1所示的像素结构在晶体管具有不同临界电压的情形下驱动电流的变异比率的测量结果。
[0063]相较于图2，图6A中的像素数据信号DATA在进入数据写入与补偿期间T2时，在期间TA内会先设置为参考电压VREF的电平，而在期间TB内在切换为欲写入的像素数据值。也就是说，在此例中，在开关单元150被扫描信号EM关断的期间内，像素数据信号DATA于期间TA内设置为高电压电平的状态，并于期间TB内设置为低电压电平的状态。
[0064]如此，在期间TA内，当像素数据信号DATA先处于高电压电平，而使节点Q的电位提高。因为电容C的特性，节点S上的电位亦会随之提高，使得此时晶体管Ml的电流上升。如此，使节点S的电位VS在此期间TA内可利用较大的电流进行放电，以让电位VS可被快速并准确地拉降至VREF+1 VTHl。而当进入期间TB时，像素数据信号DATA切换至原先欲写入的数据值，以完成后续的驱动操作。相较于先前图2的设置方式，通过较大的放电电流，本例中的电位vs可储存到较为准确的临界电压IvthI。
[0065]在图6B中，曲线600为图1所示的像素结构100操作在图6A的操作时序时在不同的像素数据信号时的驱动电流变异比率的曲线，而曲线602则为图1所示的像素结构100操作在图2的操作时序时在不同的像素数据信号时的驱动电流变异比率的曲线。如图6B所示，相较于前述的实施例，在本实施例中，像素结构100的电压补偿效果可更进一步地改盡口 ο
[0066]图7A为根据本公开内容的另一实施例所绘示的一种像素结构的示意图。图7B为根据本公开内容的一实施例所绘示图7A中所示像素结构中各个扫描信号和像素数据信号的操作时序图。
[0067]相较于图1，像素结构700的开关单元150设置为根据扫描信号SCAN2而选择性地导通。换句话说，于此例中，晶体管M5设置为根据扫描信号SCAN2而传送像素数据信号DATA至晶体管Ml的控制端。如图7B所示，扫描信号SCAN2设置为数据接收单元120 (亦即晶体管M2)被扫描信号SCANl导通前关断开关单元150 (亦即晶体管M5)。也就是说，在重置期间Tl内，晶体管Ml的控制端(节点G)可在不受到节点Q上电位的影响下，稳定地被重置到参考电压VREF。像素结构700的操作与先前像素结构100的操作相似，故于此不再重复赘述。
[0068]图8为根据本公开内容的另一实施例所绘示的一种像素结构的示意图。相较于图7所示的像素结构700，像素结构800中并未设置重置单元160。因此，像素结构800中的补偿单元130设置以直接接收参考电压VREF。
[0069]具体而言，于此例中，晶体管M3的第二端设置以接收参考电压VREF。如此，通过此种设置方式，在一些不需要重置操作的应用中，可让像素结构800的布局空间得以增加。再者，如先前所述，像素结构800中的晶体管M5可用以根据扫描信号EM或扫描信号SCAN2而选择性地导通。当晶体管M5用以根据扫描信号EM导通时，像素结构800的操作时序相同于先前图2。而当晶体管M5用以根据扫描信号SCAN2导通时，像素结构800的操作时序相同于先前图7B。由于像素结构800的操作与先前像素结构100的操作相似，故于此不再重复赘述。
[0070]图9为根据本公开内容的另一实施例所绘示的一种像素结构的示意图。相较于图1所示的像素结构800，像素结构900中的重置单元160设置为根据扫描信号SCANl而选择性地导通，以对发光二极管110进行重置操作。
[0071]具体而言，如图9所示，晶体管M6的第一端电性耦接至晶体管M6的控制端，且晶体管M6的控制端用以接收扫描信号SCANl。通过此种方式，可让发光二极管110进行重置操作，且重置操作将独立于参考电压VREF。
[0072]如先前所述，像素结构900中的晶体管M5亦可根据扫描信号EM或扫描信号SCAN2而选择性地导通。当晶体管M5用以根据扫描信号EM导通时，像素结构900的操作时序相同于先前图2。而当晶体管M5用以根据扫描信号SCAN2导通时，像素结构900的操作时序相同于先前图7B。由于像素结构900的操作与先前像素结构100的操作类似，故于此不再重复赘述。
[0073]上述各个实施例所示的像素结构仅以P型晶体管作为例示，本领域技术人员应当可理解，各种类型的晶体管与相对应的设置方式皆可适用于上述所示的各个像素结构，故本公开内容并不以此为限。
[0074]综上所述，本公开内容所公开的像素结构与驱动方法，可明显降低驱动电流的变异，进而使显示器在显示影像时可具有均匀的亮度。
[0075]虽然本公开内容已以实施方式公开如上，然其并非用以限定本公开内容，任何本领域技术人员，在不脱离本公开内容的精神和范围内，当可作各种的变动与润饰，因此本公开内容的保护范围当视权利要求所界定者为准。
【权利要求】
1.一像素结构，其特征在于，包含: 一发光二极管； 一晶体管，包含一控制端、一第一端及一第二端，其中该晶体管的该第二端电性耦接该发光二极管，该晶体管用以根据该控制端及该第一端之间一电位差驱动该发光二极管； 一数据接收单元，电性耦接于该晶体管的该控制端，用以根据一第一扫描信号来提供一像素数据信号至该晶体管的该控制端； 一补偿单元，电性耦接于该晶体管的该控制端及该数据接收单元，用来提供一参考电压予该晶体管的该控制端； 一第一开关单兀，电性稱接于该晶体管的该第一端，用来接收一电源电压，以及根据一第二扫描信号，决定提供该电源电压至该晶体管的该第一端； 一第二开关单元，电性耦接于该晶体管的该控制端及该数据接收单元之间，用来根据该第二扫描信号或一第三扫描信号，决定传送该像素数据信号至该晶体管的该控制端；以及 一电容，电性耦接于该晶体管的该第一端及该数据接收单元， 其中该数据接收单元提供像素数据信号至该电容及该补偿单元提供该参考电压予该晶体管的该控制端同时进行。
2.如权利要求1所述的像素结构，另包含一重置单元，该重置单元用以接收该参考电压，并依据该第一扫描信号导通而将该参考电压传送至该发光二极管，以对该发光二极管逆偏压，且该重置单元用以提供该参考电压予该补偿单元。
3.如权利要求1所述的像素结构，其中该补偿单元另用来接收该参考电压。
4.如权利要求1所述的像素结构，另包含一重置单元，该重置单元用以依据该第一扫描信号导通而对该发光二极管进行逆偏压。
5.一驱动方法，用来驱动一像素结构，该像素结构包含一发光二极管、一数据接收单元、一晶体管及一补偿单元，该晶体管包含有一第一端、一第二端及一控制端，该第二端电性耦接于该发光二极管，该数据接收单元电性耦接于该晶体管的该控制端，该补偿单元电性耦接于该晶体管的该控制端及第二端，该驱动方法包含有: 通过该补偿单元提供一参考电压至该晶体管的该控制端； 该数据接收单元接收一像素数据信号； 通过该补偿单元电性连接该晶体管的该控制端及该第二端； 提供该像素数据信号至该晶体管的该控制端；以及 根据该晶体管的该第一端及该控制端的一电位差，产生一驱动电流至该发光二极管。
6.如权利要求5所述的驱动方法，其中该像素结构另包含一重置单元，电性耦接于该晶体管的第二端、该补偿单元及该发光二极管，该驱动方法另包含有: 根据该第一扫描信号，该重置单元接收并传送该参考电压至该晶体管的该第二端，致使该发光二极管逆偏压，并且提供该补偿单元该参考电压。
7.如权利要求5所述的驱动方法，其中该像素结构另包含有一第一开关单元，该驱动方法另包含: 该第一开关单元根据一第二扫描信号，提供一电源电压提供至该晶体管的该第一端。
8.如权利要求5所述的驱动方法，其中该像素结构另包含有一第二开关单元，该驱动方法另包含有: 该第二开关单元根据一第二扫描信号，传送该数据接收单元接收的该像素数据信号至该晶体管的该控制端。
9.如权利要求5所述的驱动方法，其中该像素结构另包含有一第二开关单元，该驱动方法另包含: 该第二开关单元根据一第三扫描信号，传送该数据接收单元接收的该像素数据信号至该晶体管的该控制端， 其中该第三扫描信号于该第一扫描信号指示该数据接收单元提供该像素数据信号至该晶体管的该控制端之前，指示该第二开关单元关闭。
10.一像素结构，包含: 一发光二极管； 一第一晶体管，包含:
AA-上山 —弟—觸； 一第二端，电性耦接于该发光二极管；以及 一控制端； 一第二晶体管，包含: 一第一端，用来接收一像素数据信号； 一第二端，电性耦接于该第一晶体管的该控制端；以及 一控制端，用来接收一第一扫描信号，致使该像素数据信号由该第二晶体管的该第一端传送至该第二晶体管的该第二端； 一第三晶体管，包含: 一第一端，电性耦接于该第一晶体管的该控制端； 一第二端，电性耦接于该发光二极管与该第一晶体管的该第二端；以及一控制端，用来接收该第一扫描信号，致使该第三晶体管的该第一端与该第三晶体管的该第二端导通； 一第四晶体管，包含: 一第一端，用来接收一电源电压； 一第二端，电性耦接于该第一晶体管的该第一端；以及 一控制端，用来接收该第二扫描信号，致使该电源电压提供至该第一晶体管的该第一端; 一第五晶体管，包含: 一第一端，电性耦接于该第二晶体管的该第二端； 一第二端，电性耦接于该第一晶体管的该控制端；以及 一控制端，用来接收该第二扫描信号或一第三扫描信号，致使该第五晶体管的该第一端导通至该第五晶体管的该第二端；以及一电容，包含: 一第一端，电性耦接于该第一晶体管的该第一端；以及 一第二端，电性耦接于该第二晶体管的该第二端。
11.如权利要求10所述的像素结构，另包含: 一第六晶体管，包含: 一第一端，用来接收一参考电压； 一第二端，电性耦接于该第一晶体管的该第二端、该第三晶体管的该第二端及该发光二极管；以及 一控制端，用来接收该第一扫描信号，致使该参考电压自该第六晶体管的该第一端传送至该第六晶体管的该第二端。
12.如权利要求10所述的像素结构，还包含: 一第六晶体管，包含: 一第一端，用来接收该第一扫描信号； 一第二端，电性耦接于该第一晶体管的该第二端及该发光二极管；以及 一控制端，电性耦接该第六晶体管的该第一端。
【文档编号】G09G3/32GK104269139SQ201410580053
【公开日】2015年1月7日 申请日期:2014年10月23日 优先权日:2014年9月15日
【发明者】林振祺 申请人:友达光电股份有限公司