显示设备的制作方法

本公开涉及显示设备。

背景技术：

随着信息技术发展，显示设备(即，用户和信息之间的连接介质)的市场正在增加。因此，显示设备(诸如有机发光显示器(OLED)、液晶显示器(LCD)和等离子体显示板(PDP))正被越来越多地使用。

上述显示设备中的一些(例如，LCD或者OLED)包括：显示板，其包括以矩阵形式排列的多个子像素；和驱动该显示板的驱动单元。驱动单元包括：被构造成向显示板提供扫描信号(或者选通信号)的扫描驱动单元；被构造成向显示板提供数据信号的数据驱动单元等。

在这种显示设备中，当扫描信号和数据信号被提供到以矩阵形式排列的子像素时，所选择的子像素发射光，因而能够显示图像。

扫描驱动单元和数据驱动单元被定时控制单元控制。定时控制单元产生并且输出开/关时钟信号ON/OFF CLK。被构造成与扫描驱动单元结合操作的电平移位单元基于开/关时钟信号产生并且输出要提供给扫描驱动单元的选通时钟信号。扫描驱动单元相应于电平移位单元的选通时钟信号、开始信号等操作，并且产生和输出扫描信号。

由于故障或者归因于外部因素而产生异常信号，定时控制单元可能在开/关时钟信号中产生异常(例如，异常输出)。在此情况下，扫描驱动单元异常操作，并且显示板显示异常图像。然而，传统的扫描驱动单元不具有发现或者检测是否在开/关时钟信号中发生异常并且校正(或者恢复或者补偿)这些异常的功能。因此，需要解决这些问题的方案。

技术实现要素：

本发明提供一种显示设备，所述显示设备包括：显示板；扫描驱动单元，其被构造成向显示板提供扫描信号；以及定时控制单元，其被构造成控制该扫描驱动单元，其中，所述扫描驱动单元包括校正电路单元，该校正电路单元被构造成检测由所述定时控制单元输出的时钟信号是正常还是异常。

在另一方面，本发明提供一种用于驱动显示设备的方法，所述方法包括以下步骤：向扫描驱动单元提供由定时控制单元输出的开时钟信号和关时钟信号；检测提供到所述扫描驱动单元的所述开时钟信号和所述关时钟信号是正常还是异常；以及当在所述开时钟信号和所述关时钟信号中的至少一方中检测到遗漏(omission)时，校正所述开时钟信号和所述关时钟信号中的至少一方。

附图说明

附图被包括进来以提供对本发明的进一步理解，并结合到本申请中且构成本申请的一部分，这些附图例示了本发明的实施方式，并与说明书一起用于解释本发明的原理。

图1是显示设备的示意框图；

图2是例示图1例示的子像素的构造的示意图；

图3是根据本发明的第一实施方式的电平移位单元的示意框图；

图4是例示图3的校正电路单元的示意框图；

图5是例示关时钟信号的遗漏错误的恢复的波形图；

图6是例示开时钟信号的遗漏错误的恢复的波形图；

图7是根据本发明的第一实施方式的电平移位单元的详细框图；

图8是例示信号分支单元的示意图；

图9是例示信号选择单元的示意图；

图10是根据本发明的第二实施方式的电平移位单元的详细框图；以及

图11是例示由信号控制单元进行的信号的控制的示意图。

具体实施方式

下面将详细描述本发明的实施方式，在附图中例示出了本发明的实施方式的一些示例。

<第一实施方式>

图1是显示设备的示意框图，并且图2是例示图1例示的子像素的构造的示意图。

如图1所例示，显示设备包括显示板100、定时控制单元110、数据驱动单元120和扫描驱动单元130、140。

显示板100包括子像素，子像素被划分成数据线DL和扫描线GL(被构造成彼此交叉)并且连接到它们。显示板100包括显示区100A和在显示区100A外部的非显示区100B。子像素形成在显示区100A中，并且各个信号线、焊盘等形成在非显示区100B中。显示板100可以使用LCD、OLED、电泳显示器(EPD)等来实现。

如图2所例示，单个子像素SP包括连接到扫描线GL1和数据线DL1的开关晶体管SW以及被构造成响应于数据信号DATA操作的像素电路PC，该数据信号DATA是响应于通过开关晶体管SW提供的扫描信号而提供的。根据像素电路PC的构造，子像素SP被实现成包括液晶元件的LCD板或者包括有机发光元件的OLED板。

如果使用LCD板来构造显示板100，则显示板实现成扭曲向列(TN)模式、垂直取向(VA)模式、面内切换(IPS)模式、边缘场切换(FFS)模式或者电控双折射(ECB)模式。如果使用OLED板来构造显示板100，则使用顶发射法、底发射法或者双发射法来实现显示板。

定时控制单元110通过连接到视频板的LVDS或TMDS接口的接收电路接收定时信号，诸如垂直同步信号、水平同步信号、数据使能信号和时钟信号。定时控制单元110响应于接收到的定时信号产生用于控制数据驱动单元120和扫描驱动单元130、140的操作定时的定时控制信号。

数据驱动单元120包括多个源驱动集成电路(IC)。源驱动IC被从定时控制单元110提供数据信号DATA和源定时控制信号DDC。源驱动IC响应于源定时控制信号DDC将数字信号的数据信号DATA转换成模拟信号并且通过显示板100的数据线DL提供该模拟信号。源驱动IC通过玻璃上芯片(COG)工艺或者带式自动接合(TAB)工艺连接到显示板100的数据线DL。

扫描驱动单元130、140包括电平移位单元130和移位寄存器单元140。使用板内选通(GIP)法形成扫描驱动单元130、140，其中电平移位单元130和移位寄存器单元140被分开。

电平移位单元130以IC形式在连接到显示板100的外部板中形成。电平移位单元130基于由定时控制单元110产生的开/关时钟信号产生功率源以及选通时钟信号，移位所产生的选通时钟信号和功率源的电平，并且将得到的选通时钟信号和功率源提供到移位寄存器单元140。电平移位单元130可以包括被构造成产生并且输出功率源的功率源单元。

移位寄存器单元140以薄膜晶体管的形式使用GIP法在显示板100的非显示区100B中形成。移位寄存器单元140包括被构造成响应于由电平移位单元130产生的选通时钟信号和功率源移位并且输出扫描信号的多个级。移位寄存器单元140的该多个级通过输出级顺序地输出扫描信号。

在嵌入式扫描驱动单元(其中，电平移位单元130和移位寄存器单元140是分开的并且如上所述地形成)中，使用氧化物或者非晶硅薄膜晶体管来实现移位寄存器单元140。氧化物薄膜晶体管的优点在于：与非晶硅薄膜晶体管相比，电路的大小可以减小，因为其具有优异的电流移动性特性。非晶硅薄膜晶体管的优点在于：与氧化物薄膜晶体管相比，根据应力偏置，其具有优异的阈值电压恢复特性，因为根据随着时间流逝，阈值电压保持恒定。

由于故障或者归因于外部因素而产生异常信号，定时控制单元110可能在开/关时钟信号中产生异常(例如，异常输出)。在这种情况下，形成扫描驱动单元130、140的电平移位单元130和移位寄存器单元140异常地操作，并且显示板100显示异常图像。

为了解决这种问题，本发明提供能够发现或者检测由定时控制单元110输出的开/关时钟信号是正常还是异常并且能够在电平移位单元130中校正(或者恢复或者补偿)这种异常的设备。以下描述这种设备。

图3是根据本发明的第一实施方式的电平移位单元的示意框图；图4是例示图3的校正电路单元的示意框图；图5是例示关时钟信号的遗漏错误的恢复的波形图；并且图6是例示开时钟信号的遗漏错误的恢复的波形图。

如图3所例示，根据本发明的第一实施方式的电平移位单元130包括信号分支单元131、信号选择单元133、校正电路单元135和电平转换单元139。

信号分支单元131用于将来自定时控制单元的开时钟信号ONCLK和关时钟信号OFFCLK中的每个分支成n个(n是2或更大的整数)选通时钟信号。

信号选择单元133用于选择性地将逻辑低和逻辑高指派到属于由信号分支单元131输出的选通时钟信号并且对应于开时钟信号ONCLK的选通时钟信号，并且输出得到的选通时钟信号。

校正电路单元135用于基于提供到信号分支单元131的前端的开时钟信号ONCLK和关时钟信号OFFCLK和从信号选择单元133的后端输出的选通时钟信号发现或者检测开时钟信号ONCLK和关时钟信号OFFCLK是否异常，并且如果发生了异常，则校正(或者恢复或者补偿)这些异常。

为了方便描述，下面描述其中校正电路单元135检测在开时钟信号ONCLK或者关时钟信号OFFCLK中是否发生遗漏并且如果开时钟信号ONCLK或者关时钟信号OFFCLK中发生了遗漏，则校正开时钟信号ONCLK和关时钟信号OFFCLK的示例。

电平转换单元139用于将由信号选择单元133输出的选通时钟信号的电平转换成显示板的晶体管能够被驱动的电平，并且输出最终产生的选通时钟信号GCLK。

如图4所例示，校正电路单元135包括第一校正电路单元135a、第二校正电路单元135b、第三校正电路单元135c和第四校正电路单元135d。

第一校正电路单元135a用于基于提供到信号分支单元131的前端的开时钟信号ONCLK和从第四校正电路单元135d的后端输出的开时钟信号ONCLK和关时钟信号OFFCLK检测在关时钟信号OFFCLK中是否发生遗漏。

第二校正电路单元135a用于基于提供到信号分支单元131的前端的关时钟信号OFFCLK和从第四校正电路单元135d的后端输出的开时钟信号ONCLK和关时钟信号OFFCLK检测在开时钟信号ONCLK中是否发生遗漏。

当在开时钟信号ONCLK或者关时钟信号OFFCLK中产生了遗漏部分时，第三校正电路单元135c用于通过替换该遗漏部分来校正开时钟信号ONCLK或者关时钟信号OFFCLK的该遗漏部分。更具体地，为了校正关时钟信号OFFCLK的遗漏部分，第三校正电路单元135c用关时钟信号OFFCLK替换开时钟信号ONCLK。也就是说，如果在关时钟信号OFFCLK中产生了遗漏部分，则第三校正电路单元135c按照用开时钟信号ONCLK填充遗漏部分的方式来校正时钟信号。

当在开时钟信号ONCLK或者关时钟信号OFFCLK中产生了遗漏部分时，第四校正电路单元135d用于校正选通时钟信号。更具体地，第四校正电路单元135d执行逻辑处理以校正开时钟信号ONCLK的遗漏部分。也就是说，当在开时钟信号ONCLK中产生了遗漏部分时，第四校正电路单元135d按照使选通时钟信号中的一个(例如，归因于开时钟信号ONCLK的遗漏而具有异常波形的第N选通时钟信号)和下一个选通时钟信号(例如，接着第N选通时钟信号的第(N+1)选通时钟信号)具有相同逻辑状态的方式校正选通时钟信号。

以下参照图4到图6更详细描述校正电路单元135。

[关时钟信号的遗漏错误的校正(或者恢复)]

-传统问题：参照图5的传统波形-

如果在关时钟信号OFFCLK中没有产生遗漏，则选通时钟信号GCLK1～GCLK6响应于开时钟信号ONCLK切换到逻辑高状态并且响应于关时钟信号OFFCLK切换到逻辑低状态。

例如，第一选通时钟信号GCLK1响应于第一开时钟信号ONCLK_1的上升沿切换到逻辑高状态并且响应于第一关时钟信号OFFCLK_1的下降沿切换到逻辑低状态。

此外，如在已有的正常操作波形中，第二选通时钟信号GCLK2响应于第二开时钟信号ONCLK_2的上升沿切换到逻辑高状态并且响应于第二关时钟信号OFFCLK_2的下降沿切换到逻辑低状态。

然而，如果在关时钟信号OFFCLK中的一个产生了遗漏，则选通时钟信号GCLK1～GCLK6响应于开时钟信号ONCLK切换到逻辑高状态并且选通时钟信号GCLK1～GCLK6中的一些不响应于关时钟信号OFFCLK切换到逻辑低状态。

例如，第二选通时钟信号GCLK2响应于第二开时钟信号ONCLK_2的上升沿切换到逻辑高状态。然而，如在实际波形中，第二选通时钟信号GCLK2不响应于第二关时钟信号OFFCLK_2的下降沿切换到逻辑低状态而是响应于第三关时钟信号OFFCLK_3的下降沿切换到逻辑低状态。

此外，第三选通时钟信号GCLK3响应于第三开时钟信号ONCLK_3的上升沿切换到逻辑高状态。然而，如在实际波形中，第三选通时钟信号GCLK3不响应于第三关时钟信号OFFCLK_3的下降沿切换到逻辑低状态而是响应于第四关时钟信号OFFCLK_4的下降沿切换到逻辑低状态。

如果产生了这种现象，则由于第二选通时钟信号GCLK2和第五选通时钟信号GCLK5的异常操作，在选通时钟信号之间产生诸如“ONCLK-OFFCLK间隙”这样的交叠区段。如果产生如上所述的现象，则因为显示板显示异常图像，所以产品的显示质量和可靠性劣化。

-根据实施方式的改进：参照根据图5的实施方式的波形-

如果在关时钟信号OFFCLK中产生了遗漏，则选通时钟信号GCLK1～GCLK6响应于开时钟信号ONCLK切换到逻辑高状态并且响应于关时钟信号OFFCLK切换到逻辑低状态。

例如，第一选通时钟信号GCLK1响应于第一开时钟信号ONCLK_1的上升沿切换到逻辑高状态并且响应于第一关时钟信号OFFCLK_1的下降沿切换到逻辑低状态。

此外，如在已有的正常操作波形中，第二选通时钟信号GCLK2响应于第二开时钟信号ONCLK_2的上升沿切换到逻辑高状态并且响应于第二关时钟信号OFFCLK_2的下降沿切换到逻辑低状态。

相反地，如果在关时钟信号OFFCLK中的一个中产生了遗漏，则选通时钟信号GCLK1～GCLK6响应于开时钟信号ONCLK切换到逻辑高状态并且选通时钟信号GCLK1～GCLK6中的一些响应于由校正电路单元的操作而新产生的关时钟信号NEW_OFFCLK切换到逻辑低状态。

例如，第二选通时钟信号GCLK2响应于第二开时钟信号ONCLK_2的上升沿切换到逻辑高状态，并且如在实际波形中，响应于新产生的第二关时钟信号OFFCLK_2的上升沿切换到逻辑低状态。

当将实际波形与已有的异常操作波形比较时，在实际波形中，第二选通时钟信号GCLK2可以响应于新产生的第二关时钟信号OFFCLK_2的上升沿切换到逻辑低状态。结果，根据本发明，与传统技术相比，能够缩短发生信号故障的区段(或者时间)。

根据本发明的实施方式，如果在关时钟信号OFFCLK中产生遗漏，则校正电路单元用开时钟信号ONCLK(即，遗漏的关时钟信号之后的开时钟信号)填充遗漏部分。在本发明中，这称为“ONCLK共享”。

由于校正电路单元进行这种校正操作，所以与现有技术相比，尽管在第二选通时钟信号GCLK2和第五时钟信号GCLK5中产生了异常操作，但可以明显减小在选通信号之间产生的交叠区段，诸如“ONCLK宽度”。也就是说，根据本发明，尽管在关时钟信号OFFCLK中产生了遗漏，但是在选通时钟信号之间产生仅与单个开时钟信号对应的交叠。

因此，尽管产生了这种现象，但是本发明能够立即校正(或者恢复)该现象。结果，因为显示板能够显示正常图像，所以能够防止产品的显示质量和可靠性劣化的问题。

[开时钟信号的遗漏错误的校正(或者恢复)]

-传统问题：参照图6的传统波形-

如果在开时钟信号ONCLK中没有产生遗漏，则选通时钟信号GCLK1～GCLK6响应于开时钟信号ONCLK切换到逻辑高状态并且响应于关时钟信号OFFCLK切换到逻辑低状态。

例如，第三选通时钟信号GCLK3响应于第三开时钟信号ONCLK_3的上升沿切换到逻辑高状态并且响应于第三关时钟信号OFFCLK_3的下降沿切换到逻辑低状态。

此外，如在已有的正常操作波形中，第四选通时钟信号GCLK4响应于第四开时钟信号ONCLK_4的上升沿切换到逻辑高状态并且响应于第四关时钟信号OFFCLK_4的下降沿切换到逻辑低状态。

如果在开时钟信号ONCLK中的一个中产生遗漏，则选通时钟信号GCLK1～GCLK6中的一些不响应于开时钟信号ONCLK切换到逻辑高状态，但是响应于关时钟信号OFFCLK切换到逻辑低状态。

例如，如在已有的正常操作波形中，第四选通时钟信号GCLK4需要响应于第四开时钟信号ONCLK_4的上升沿切换到逻辑高状态并且需要响应于第四关时钟信号OFFCLK_4的下降沿切换到逻辑低状态。

然而，如果在第四开时钟信号ONCLK_4中产生遗漏，则如在实际波形中，第四选通时钟信号GCLK4响应于第五开时钟信号ONCLK_5的上升沿切换到逻辑高状态并且响应于第四关时钟信号OFFCLK_4的下降沿切换到逻辑低状态。也就是说，如果在第四开时钟信号ONCLK_4中产生了遗漏，则如在实际波形中，第四选通时钟信号GCLK4的逻辑高区段缩短。

此外，如在已有的正常操作波形中，第五选通时钟信号GCLK5需要响应于第五开时钟信号ONCLK_5的上升沿切换到逻辑高状态并且需要响应于第五关时钟信号OFFCLK_5的下降沿切换到逻辑低状态。

然而，如果在第五开时钟信号ONCLK_5中产生遗漏，则如在实际波形中，第五选通时钟信号GCLK5响应于第六开时钟信号ONCLK_6的上升沿切换到逻辑高状态并且响应于第五关时钟信号OFFCLK_5的下降沿切换到逻辑低状态。也就是说，如果在第五开时钟信号ONCLK_5中产生了遗漏，则如在实际波形中，第五选通时钟信号GCLK5的逻辑高区段缩短。

结果，在开时钟信号被遗漏之后产生的选通时钟信号的逻辑高区段缩短。如果产生这种现象，则因为显示板显示异常图像，所以产品的显示质量和可靠性劣化。

-根据实施方式的改进：参照根据图6的实施方式的波形-

如果在开时钟信号ONCLK中没有产生遗漏，则选通时钟信号GCLK1～GCLK6响应于开时钟信号ONCLK切换到逻辑高状态并且响应于关时钟信号OFFCLK切换到逻辑低状态。

例如，第一选通时钟信号GCLK1响应于第一开时钟信号ONCLK_1的上升沿切换到逻辑高状态并且响应于第一关时钟信号OFFCLK_1的下降沿切换到逻辑低状态。

此外，第二选通时钟信号GCLK2响应于第二开时钟信号ONCLK_2的上升沿切换到逻辑高状态并且响应于第二关时钟信号OFFCLK_2的下降沿切换到逻辑低状态。

相反地，如果在开时钟信号ONCLK中的一个中产生了遗漏，则选通时钟信号GCLK1～GCLK6响应于由校正电路单元的操作而新产生的开时钟信号NEW_ONCLK切换到逻辑高状态。更具体地，如果由于开时钟信号中的遗漏而在波形中产生遗漏，则校正电路单元认为具有被省略的波形的时钟信号与下一开时钟信号相同。换句话说，校正电路单元校正开时钟信号NEW_ONCLK，使得第四开时钟信号ONCLK_4和第五开时钟信号ONCLK_5被认为存在于相同区段中。因此，位于从其中遗漏了开时钟信号的区段中的两个选通时钟信号被作为相同逻辑状态来对待。

例如，如果在第四开时钟信号ONCLK_4中产生遗漏，则第四选通时钟信号GCLK4响应于第五开时钟信号ONCLK_5的上升沿切换到逻辑高状态并且响应于第四关时钟信号OFFCLK_4的下降沿切换到逻辑低状态。

第五选通时钟信号GCLK5响应于第五开时钟信号ONCLK_5的上升沿切换到逻辑高状态并且响应于第五关时钟信号OFFCLK_5的下降沿切换到逻辑低状态。

当将实际波形与已有异常操作波形比较时，第五选通时钟信号GCLK5响应于第五开时钟信号ONCLK_5而不是第六开时钟信号ONCLK_6的上升沿切换到逻辑高状态，如可以从实际波形中看到。其原因是由于已经新产生的开时钟信号NEW_ONCLK，第四开时钟信号ONCLK_4和第五开时钟信号ONCLK_5被认为存在于相同区段中。

因此，如果由于开时钟信号的遗漏而在波形中产生异常，则与所遗漏的部分对应的第N选通时钟信号和第(N+1)选通时钟信号(即，第N选通时钟信号之后的选通时钟信号)在同一时间点被处理成逻辑高，即，相同逻辑状态。因此，与现有技术相比，本发明能够防止连续产生其中发生信号故障的区段(或者时间)的问题。

根据本发明的实施方式，当在开时钟信号中产生遗漏时，校正电路单元认为所遗漏的开时钟信号与下一开时钟信号相同，并且进行校正，使得与开时钟信号ONCLK的所遗漏的部分对应的第N选通时钟信号和第(N+1)选通时钟信号(即，第N选通时钟信号之后的选通时钟信号)被在同一时间点处理成逻辑高，即，相同逻辑状态。

由于校正电路单元进行这种校正操作，所以能够防止如在现有异常操作波形中在开时钟信号中产生遗漏之后，选通时钟信号的逻辑高区段被延迟并且选通时钟信号的逻辑高区段(或者脉冲宽度)变窄的问题。

因此，尽管产生了这种现象，但是本发明能够校正(或者恢复)该现象。结果，因为显示板能够显示正常图像，所以能够防止产品的显示质量和可靠性劣化的问题。

下面将更详细描述根据本发明的第一实施方式的电平移位单元的构造。

图7是根据本发明的第一实施方式的电平移位单元的详细框图；图8是例示信号分支单元的示意图；并且图9是例示信号选择单元的示意图。

如图7到图9所例示，根据本发明的第一实施方式的电平移位单元包括信号分支单元131、信号选择单元133、校正电路单元135和电平转换单元139。电平移位单元可以输出6相位(6-phase)选通时钟信号。

信号分支单元131将由定时控制单元110输出的开时钟信号ONCLK和关时钟信号OFFCLK的每个分支成6个选通时钟信号，并且输出12个选通时钟信号(参照图8)。

信号选择单元133选择性地将逻辑低和逻辑高指派到属于由信号分支单元131输出的12个选通时钟信号并且对应于开时钟信号ONCLK的选通时钟信号GCLK1～GCLK6，并且输出得到的选通时钟信号GCLK1～GCLK6(参照图9)。

校正电路单元135基于提供到信号分支单元131的前端的开时钟信号ONCLK和关时钟信号OFFCLK和从信号选择单元133的后端输出的选通时钟信号检测开时钟信号ONCLK和关时钟信号OFFCLK中是否发生遗漏，并且如果在开时钟信号ONCLK或关时钟信号OFFCLK中产生了遗漏，则校正(或者恢复或者补偿)这种遗漏。

电平转换单元139将由信号选择单元133输出的选通时钟信号的电平转换成显示板的晶体管能够被驱动的电平，并且输出最终产生的选通时钟信号GCLK。

校正电路单元135包括第一校正电路单元135a、第二校正电路单元135b、第三校正电路单元135c和第四校正电路单元135d。

第一校正电路单元135a基于提供到信号分支单元131的前端的开时钟信号ONCLK和由第四校正电路单元135d输出的开时钟信号ONCLK和关时钟信号OFFCLK检测在关时钟信号OFFCLK中是否发生遗漏。如果在关时钟信号OFFCLK中检测到遗漏，则第一校正电路单元135a产生并且输出开检测信号ONCLK@DETECT，使得可以用开时钟信号ONCLK替换所遗漏的部分。

如果单个关时钟信号OFFCLK产生在两个开时钟信号ONCLK之间，则第一校正电路单元135a识别该单个关时钟信号OFFCLK为正常状态。相反，如果单个关时钟信号OFFCLK没有产生在两个开时钟信号ONCLK之间，则第一校正电路单元135a识别该单个关时钟信号OFFCLK为异常状态(即，关时钟信号遗漏状态)。

如果该单个关时钟信号OFFCLK被识别为异常状态(即，关时钟信号遗漏状态)，则第一校正电路单元135a产生并且输出第一校正信号ONCLK@DETECT，使得代替所遗漏的关时钟信号的随后的开时钟信号能够被作为所遗漏的关时钟信号识别并且驱动。

第二校正电路单元135b用于基于提供到信号分支单元131的前端的关时钟信号OFFCLK和由第四校正电路单元135d输出的开时钟信号ONCLK和关时钟信号OFFCLK检测在开时钟信号ONCLK中是否发生遗漏。如果在开时钟信号ONCLK中检测到遗漏，则第二校正电路单元135b产生并且输出检测信号DETECT，使得所遗漏的选通时钟信号能够被校正。

如果单个开时钟信号产生在两个关时钟信号之间，则第二校正电路单元135b识别该单个开时钟信号为正常状态，并且如果单个开时钟信号没有产生在两个关时钟信号之间，则识别该单个开时钟信号为异常状态(即，开时钟信号遗漏状态)。

此外，仅当在再下一个选通时钟信号(例如，第(N+2)选通设置信号)维持逻辑高状态直至一个选通时钟信号(例如，第N选通时钟信号)终止为止时，第二校正电路单元135b识别该再下一个选通时钟信号为正常状态。相反，如果在再下一个选通时钟信号(例如，第(N+2)选通设置信号)不维持逻辑高状态直至一个选通时钟信号(例如，第N选通时钟信号)终止为止，则第二校正电路单元135b识别该再下一个选通时钟信号为异常状态(即，开时钟信号遗漏状态)。也就是说，第二校正电路单元135b可以使用开/关时钟信号的状态和选通时钟信号的状态中的一个来确定信号的状态是正常还是异常。

如果信号的状态被识别为异常状态(即，开时钟信号遗漏状态)，则第二校正电路单元135b认为遗漏的开时钟信号(例如，第N时钟信号)之后的开时钟信号(例如，第(N+1)开时钟信号)为与遗漏的开时钟信号相同。

第三校正电路单元135c用于基于由第一校正电路单元135a提供的开检测信号ONCLK@DETECT和由第二校正电路单元135b提供的检测信号DETECT校正开时钟信号ONCLK或关时钟信号OFFCLK的遗漏部分。第三校正电路单元135c通过添加开时钟信号或者关时钟信号来校正遗漏部分。

第三校正电路单元135c包括第(3-1)校正电路单元135c1到第(3-3)校正电路单元135c3

第(3-1)校正电路单元135c1用于通过将由第二校正电路单元135b输出的检测信号DETECT与由定时控制单元110输出的关时钟信号OFFCLK一起相乘(或者通过对检测信号DETECT和关时钟信号OFFCLK进行与运算)，来产生并且输出关检测信号OFFCLK@DELTECT。

第(3-2)校正电路单元135c2用于通过将由第(3-1)校正电路单元135c1提供的关检测信号OFFCLK@DETECT与由定时控制单元110输出的开时钟信号ONCLK相加(或者通过对关检测信号OFFSET@DETECT和开时钟信号ONCLK进行或运算)，来校正开时钟信号ONCLK。

第(3-3)校正电路单元135c3用于通过将由第一校正电路单元135a提供的开检测信号ONCLK@DETECT与由定时控制单元110输出的关时钟信号OFFCLK相加(或者通过对检测信号DETECT和关时钟信号OFFCLK进行或运算)，来校正关时钟信号OFFCLK。

第四校正电路单元135d用于基于提供到信号分支单元131的前端的开时钟信号ONCLK和由第二校正电路单元135b输出的第二校正信号，来校正由信号选择单元133输出的选通时钟信号。

第四校正电路单元135d包括第(4-1)校正电路单元135d1和第(4-2)校正电路单元135d2。

第(4-1)校正电路单元135d1用于基于由第二校正电路单元135d提供的检测信号DETECT和由定时控制单元110输出的开时钟信号ONCLK，确定是否输出将下一选通时钟信号的逻辑状态改变成逻辑高的信号。

第(4-2)校正电路单元135d2用于将由信号选择单元133输出的选通时钟信号和由第(4-1)校正电路单元135d1输出的逻辑信号相加，使得开时钟信号ONCLK被处理成与遗漏的选通时钟信号和下一选通时钟信号相同的逻辑高状态。

第四校正电路单元135d可以按照将由信号选择单元133输出的选通时钟信号中的一个(例如，具有归因于遗漏开时钟信号的异常波形的第N个选通时钟信号)和第N选通时钟信号之后的选通时钟信号(例如，位于第N选通时钟信号之后的第(N+1)选通时钟信号)处理为相同逻辑状态的方式，来校正选通时钟信号。

根据上述构造，当异常信号发生时，根据本发明第一实施方式的电平移位单元能够检测是否在由定时控制单元输出的开/关时钟信号中发生异常，并且通过恢复(诸如波形的延迟或者跳过和信号的添加和替换)来校正该异常。

<第二实施方式>

图10是根据本发明的第二实施方式的电平移位单元的详细框图；以及图11是例示由信号控制单元进行的信号的控制的示意图。

如在第一实施方式中，在本发明的第二实施方式中，当异常信号发生时，电平移位单元能够检测是否在由定时控制单元输出的开/关时钟信号中发生异常，并且通过恢复(诸如波形的延迟或者跳过和信号的添加和替换)来校正该异常。

根据本发明的第二实施方式的电平移位单元与本发明的第一实施方式的相同，除了添加了信号控制单元之外。因此，仅简要描述信号控制单元，并且其余元件的详细描述将省略。

如图10和图11所例示，根据本发明的第二实施方式的电平移位单元包括信号分支单元131、信号选择单元133、校正电路单元135、信号控制单元137和电平转换单元139。电平移位单元已经被例示成输出6相位选通时钟信号，但是不限于此。

信号分支单元131将由定时控制单元110输出的开时钟信号ONCLK和关时钟信号OFFCLK中的每个分支成6个选通时钟信号，并且输出12个选通时钟信号。

信号选择单元133选择性地将逻辑低和逻辑高指派到属于由信号分支单元131输出的12个选通时钟信号并且对应于开时钟信号ONCLK的选通时钟信号GCLK1～GCLK6，并且输出得到的选通时钟信号GCLK1～GCLK6。

校正电路单元135基于提供到信号分支单元131的前端的开时钟信号ONCLK和关时钟信号OFFCLK和从信号选择单元133的后端输出的选通时钟信号，检测开时钟信号ONCLK或关时钟信号OFFCLK中是否发生遗漏，并且如果在开时钟信号ONCLK或关时钟信号OFFCLK中产生了遗漏，则校正(或者恢复或者补偿)该遗漏。校正电路单元135与本发明的第一实施方式的相同，并且对于校正电路单元135的详细描述，可以参考对图3到图9的描述。

信号控制单元137控制并且输出由信号选择单元133输出的选通时钟信号GCLK的下降沿区段。(参照图11的选通时钟信号GCLK1的一部分，其中(a)变化为(b))。信号控制单元137可以置于信号选择单元133或者电平转换单元139之后，以减少功率消耗，使得选通时钟信号GCLK的下降沿区段的电平降低，但是本发明不限于此。

电平转换单元139将由信号控制单元137输出的选通时钟信号的电平转换成显示板的晶体管能够被驱动的电平，并且输出最终产生的选通时钟信号GCLK。

根据上述构造，当异常信号发生时，根据本发明第二实施方式的电平移位单元能够检测是否在由定时控制单元输出的开/关时钟信号中发生异常，并且通过恢复(诸如波形的延迟或者跳过和信号的添加和替换)来校正该异常。

如上所述，本发明的优点在于：其能够发现或者检测在开/关时钟信号中是否发生异常并且能够通过校正(或者恢复或者补偿)该异常来防止显示板显示异常图像的问题。此外，本发明的优点在于：尽管在定时控制单元中产生输出异常，但是其能够使由扫描驱动单元输出的扫描信号稳定。此外，本发明的优点在于：其能够提高扫描驱动单元的可靠性和稳定性。