1.一种移位寄存器单元，包括：
输入子电路(101)，连接信号输入端和上拉节点(PU)之间，被配置将信号输入端接收的触发信号提供给上拉节点；
输出子电路(102)，连接在上拉节点、信号输出端和第一时钟信号端(CLK1)之间，被配置为在上拉节点的控制下，向信号输出端输出第一时钟信号端提供的脉冲信号作为扫描栅线的驱动信号；
复位子电路(103)，连接在复位端、上拉节点和信号输出端之间，被配置为在复位端的控制下，对上拉节点和信号输出端进行复位；以及
输入选择子电路(104)，其输入端连接到第一触发信号端、第二触发信号端和第三触发信号端，其输出端连接到移位寄存器单元的信号输入端，被配置为根据第一控制端至第三控制端的电平来选择向信号输入端提供的触发信号。
2.根据权利要求1所述的移位寄存器单元，还包括：
下拉节点控制子电路(105)，连接到上拉节点、下拉节点(PD)和第二时钟信号端(CLK2)，被配置为根据第二时钟信号端提供的时钟信号以及上拉节点的电平，来控制下拉节点的电平。
3.根据权利要求1所述的移位寄存器单元，还包括：
下拉子电路(106)，连接到下拉节点、上拉节点和信号输出端，被配置为根据下拉节点的电平对上拉节点和信号输出端进行下拉。
4.根据权利要求1所述的移位寄存器单元，还包括：
辅助控制子电路(107)，连接到上拉节点、信号输出端和第二时钟信号端，被配置为根据第二时钟信号端提供的时钟信号来辅助控制上拉节点和信号输出端的电平。
5.根据权利要求1-4任一项所述的移位寄存器单元，其中，
输入子电路(101)包括：输入晶体管(M1)，其控制极和第一极连接到信号输入端，第二极连接到上拉节点；
输出子电路(102)包括：输出晶体管(M3)，其控制极连接到上拉节点，第一极连接到第一时钟信号端，第二极连接到信号输出端；以及电容(C1)，其第一端连接到上拉节点，第二端连接到信号输出端；以及
复位子电路(103)包括：第一复位晶体管(M2)，其控制极连接到复位端，第一极连接到上拉节点，第二极连接到第一电源端；以及第二复位晶体管(M4)，其控制极连接到复位端，第一极连接到信号输出端，第二极连接到第一电源端。
6.根据权利要求1-4任一项所述的移位寄存器单元，其中，输入选择子电路(104)包括：
第一选择晶体管(M14)，其控制极连接到第一控制端，第一极连接到第一触发信号端，第二极连接到输入选择子电路的输出端；
第二选择晶体管(M15)，其控制极连接到第二控制端，第一极连接到第二触发信号端，第二极连接到第一选择晶体管的第二极；以及
第三选择晶体管(M16)，其控制极连接到第三控制端，第一极连接到第三触发信号端，第二极连接到第一选择晶体管的第二极。
7.根据权利要求2所述的移位寄存器单元，其中，下拉节点控制子电路(105)包括：
第一下拉控制晶体管(M9)，其控制极和第一极连接到第二时钟信号端，第二极连接到下拉控制节点(PD_CN)；
第二下拉控制晶体管(M5)，其控制极连接到下拉控制节点(PD_CN)，第一极连接到第一下拉控制晶体管(M9)的第一极，第二极连接到下拉节点；
第三下拉控制晶体管(M8)，其控制极连接到上拉节点，第一极连接到下拉控制节点，第二极连接到第一电源端；以及
第四下拉控制晶体管(M6)，其控制极连接到上拉节点，第一极连接到下拉节点，第二极连接到第一电源端。
8.根据权利要求3所述的移位寄存器单元，其中，下拉子电路(106)包括：
第一下拉晶体管(M10)，其控制极连接到下拉节点，第一极连接到上拉节点，第二极连接到第一电源端；以及
第二下拉晶体管(M11)，其控制极连接到下拉节点，第一极连接到信号输出端，第二极连接到第一电源端。
9.根据权利要求4所述的移位寄存器单元，其中，辅助控制子电路(107)包括：
第一辅助控制晶体管(M13)，其控制极连接到第二时钟信号端，第一极连接到信号输入端，第二极连接到上拉节点；以及
第二辅助控制晶体管(M12)，其控制极连接到第二时钟信号端，第一极连接到信号输出端，第二极连接到第一电源端。
10.一种栅线驱动电路，包括M级如权利要求1-9任一项所述的移位寄存器单元，其中每一级移位寄存器单元的信号输出端连接一条栅线，并且被配置为驱动对应栅线的扫描移位寄存器单元；
第m级扫描移位寄存器单元的信号输出端连接到第m+1级、第m+3级和第m+5级扫描移位寄存器单元的输入选择子电路，其中，1≤m≤M-5。
11.根据权利要求10所述的栅线驱动电路，还包括N级级联的哑移位寄存器单元，其中，第一级哑移位寄存器单元的信号输入端被配置为接收帧起始信号STV，第N级哑移位寄存器单元的信号输出端连接到第一级扫描移位寄存器单元的输入选择子电路。
12.根据权利要求11所述的栅线驱动电路，其中，第一级扫描移位寄存器单元的输入选择子电路的第一至第二触发信号端分别连接到第N级、第N-2级哑移位寄存器单元的信号输出端，并且其输入选择子电路的第三触发信号端连接到帧起始信号；
对于第k级扫描移位寄存器单元，其输入选择子电路的第一至第三触发信号端分别连接到第k-1级、第k-3和第k-5级移位寄存器单元的信号输出端。
13.根据权利要求10-12任一项所述的栅线驱动电路，其中，第j级移位寄存器单元的复位端连接到第j+1级移位寄存器单元的输出端,1≤j≤M+N-1。
14.一种应用于权利要求10-13任一项所述的栅线驱动电路的驱动方法，包括：
在第一反转模式下，向第一控制线和第二控制线输入第一电平，而向第三控制线输入第二电平，使得各级扫描GOA单元选择第一触发信号和第二触发信号；其中，在第k级扫描GOA单元向与之连接的第k条栅线输出扫描信号的同时，第k+2级扫描GOA单元向与之连接的第k+2条栅线进行预充电。
15.根据权利要求14所述的驱动方法，还包括：
在第二反转模式下，向第一控制线和第三控制线输入第一电平，而向第二控制线输入第二电平，使得各级扫描GOA单元选择第一触发信号和第三触发信号；其中，在第k级扫描GOA单元向与之连接的第k条栅线输出扫描信号的同时，第k+4级扫描GOA单元向与之连接的第k+4条栅线进行预充电。