阵列基板、显示面板与显示装置的制作方法

本发明涉及显示技术领域，且特别涉及一种阵列基板、显示面板与显示装置。

背景技术：

随着显示面板在各种电子设备中的应用越来越普遍，例如显示面板已经在智能手机、平板个人计算机、膝上型计算机、数字相机、便携式摄像机、个人数字助理(pda)和薄型电视机等设备上得到广泛应用，对显示面板的研究也越来越深入。

以智能手机为例，现在的大屏智能手机一般会设置一副显示屏，在待机状态也即主显示屏不工作的状态下，用户可以通过副显示屏随时查看时间、未读消息、未接电话及应用软件推送消息等更新信息，用户无需对手机进行任何操作即可随时便捷的看到更新的相关信息。通常，在目前的针对上述智能手机的驱动方法中，在对其主显示区与副显示区的驱动信号控制过程中，都是统一发送驱动信号给主显示区与副显示区，即使在待机过程中，在发送驱动信号给副显示区时，也会同时给整个主显示区发送驱动信号，不利于显示装置的低功耗化。

技术实现要素：

本发明的目的在于提供一种阵列基板、显示面板与显示装置，以解决现有显示装置在待机过程中功耗大的问题。

首先，本发明提供一种阵列基板，包括显示区与围绕所述显示区的边框区，所述显示区包括主显示区与副显示区，所述主显示区包括第一主显示区与第二主显示区；所述阵列基板还包括：呈矩阵排列的多个像素单元，位于所述显示区；数据线，包括主数据线与副数据线，所述主数据线与所述第一主显示区的像素单元连接；所述副数据线与所述第二主显示区和所述副显示区的像素单元连接；时序控制电路，位于所述边框区，用于控制所述数据线的导通与断开；当所述主显示区与所述副显示区都处于工作状态时，所述主数据线与所述副数据线分别给对应的像素单元传输数据驱动信号；当所述主显示区处于待机状态而所述副显示区处于工作状态时，所述主数据线处于断开状态，所述副数据线给所述副显示区的像素单元传输数据驱动信号。

在本发明的一个实施例中，上述阵列基板还包括显示驱动电路，所述显示驱动电路包括数据驱动接口；

所述时序控制电路包括：时序控制接口；主开关，所述主开关的输入端连接至所述数据驱动接口，所述主开关的输出端连接至所述主数据线，所述主开关的控制端连接至所述时序控制接口；副开关，所述副开关的输入端连接至所述数据驱动接口，所述副开关的输出端连接至所述副数据线，所述副开关的控制端连接至所述时序控制接口。

在本发明的一个实施例中，上述主开关与副开关的控制端分别连接至不同的时序控制接口。

在本发明的一个实施例中，上述主开关与副开关的控制端连接至同一时序控制接口；所述时序控制电路还包括控制开关，所述主开关的控制端通过所述控制开关连接至所述时序控制接口。

在本发明的一个实施例中，上述边框区包括在第一方向上位于所述阵列基板一端的下边框区，所述数据线沿所述第一方向延伸，所述第二显示区位于所述下边框区与所述副显示区之间；所述显示驱动电路位于所述下边框区。

在本发明的一个实施例中，上述阵列基板包括多个列周期，每一列周期至少包括两列像素单元，每一列像素单元连接至一条数据线；位于第一主显示区的每一列周期包括第一主数据线与第二主数据线，所述第一主数据线与所述第二主数据线分别通过第一主开关与第二主开关连接至同一数据驱动接口；位于第二主显示区和副显示区的每一列周期包括第一副数据线与第二副数据线，所述第一副数据线与所述第二副数据线分别通过第一副开关与第二副开关连接至同一数据驱动接口。

在本发明的一个实施例中，上述第一主开关与第二主开关的控制端分别连接至第一主时序控制接口与第二主时序控制接口；所述第一副开关与第二副开关的控制端分别连接至第一副时序控制接口与第二副时序控制接口。

在本发明的一个实施例中，上述阵列基板还包括控制开关；所述第一副开关与所述第二副开关的控制端分别连接至第一副时序控制接口与第二副时序控制接口；所述第一主开关与所述第二主开关的控制端分别通过一控制开关连接至第一副时序控制接口与第二副时序控制接口。

本发明还提供一种显示面板，包括上述阵列基板。

本发明还提供一种显示装置，包括上述显示面板。

与现有技术相比，本发明所提供的技术方案具有以下优点：本发明提供一种阵列基板，包括显示区与围绕所述显示区的边框区，所述显示区包括主显示区与副显示区，所述主显示区包括第一主显示区与第二主显示区；所述阵列基板还包括：呈矩阵排列的多个像素单元，位于所述显示区；数据线，包括主数据线与副数据线，所述主数据线与所述第一主显示区的像素单元连接；所述副数据线与所述第二主显示区和所述副显示区的像素单元连接；时序控制电路，用于控制所述数据线的导通与断开，当所述主显示区与所述副显示区都处于工作状态时，所述主数据线与所述副数据线分别给对应的像素单元传输数据驱动信号；当所述主显示区处于待机状态而所述副显示区处于工作状态时，所述主数据线处于断开状态，所述副数据线给所述副显示区的像素单元传输数据驱动信号。在待机状态时，只有对应于副显示区与第二主显示区的时序控制电路处于工作状态，而对应于第一主显示区的时序控制电路不工作，可以降低对应于第一主显示区的时序控制电路的驱动功耗，进而降低了整个显示装置的驱动功耗。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：

图1是本发明一实施例提供的阵列基板示意图；

图2是本发明又一实施例提供的阵列基板的时序控制电路示意图；

图3是图2所述阵列基板的时序驱动信号示意图；

图4是图2所述阵列基板的另一时序驱动信号示意图；

图5是本发明再一实施例提供的阵列基板的时序控制电路示意图；

图6是图5所述阵列基板的时序驱动信号示意图；

图7是图5所述阵列基板的另一时序驱动信号示意图；

图8是本发明一实施例提供的显示面板的示意图；

图9是本发明一实施例提供的显示装置的示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。

在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。

首先，本发明提供一种阵列基板，图1是本发明一实施例提供的阵列基板示意图，该阵列基板包括显示区a与围绕显示区a设置的边框区b，显示区内包括沿第一方向延伸的数据线与沿第二方向延伸的扫描线，数据线与扫描线交叉设置定义多个呈矩阵排布的像素单元，每个像素单元内设置有至少一个薄膜晶体管与至少一个像素电极，薄膜晶体管位于数据线与扫描线的交叉位置，其栅极连接至与其对应的扫描线，其源极连接至与其对应的数据线，其漏极连接至与其对应的像素电极。通过数据线给与其连接的像素单元提供数据驱动信号，通过扫描线给与其连接的像素单元提供扫描驱动信号。

具体的，在本实施例提供的阵列基板中，显示区a包括主显示区a1与副显示区a2，主显示区a1又包括第一主显示区a11与第二主显示区a12。在本实施例中，可以设置为，边框区b包括在第一方向x上位于所述阵列基板一端的下边框区b1，副显示区a2位于阵列基板的远离下边框区b1的一侧，第二主显示区a12位于副显示区a2与下边框区b1之间。

阵列基板上还设置有时序控制电路1和显示驱动电路2，位于下边框区b1，显示驱动电路2内设置有数据驱动接口，通过数据线给与之连接的像素单元提供数据驱动信号。数据线包括主数据线d1与副数据线d2，主数据线d1位于第一主显示区a11内并沿第一方向x延伸，且主数据线d1分别与第一主显示区a11内的像素单元和显示驱动电路2内的数据驱动接口相连接；副数据线d2位于第二主显示区a12内并沿第一方向x延伸至副显示区a2内，且每根副数据线d2同时连接至第二主显示区a12与副显示区a2内与其对应的像素单元。也就是说，数据线从下到上贯穿整个显示区，主数据线d1终结于第一主显示区a11的顶端，副数据线d2经由第二主显示区a12延伸至副显示区a2并终结于副显示区a2的顶端。

每条数据线的靠近下边框区b1的一端与显示驱动电路2内的数据驱动接口相连接，对应于每个像素单元的数据驱动信号在对应扫描线gl以及时序控制电路的控制下，经数据线依次输出到主显示区和副显示区的像素单元中。

关于时序控制电路的具体结构与工作原理，请参考图2、3、4所示，图2是本发明一实施例提供的阵列基板的时序控制电路示意图，图3是图2所述阵列基板的时序驱动信号示意图，图4是图2所述阵列基板的另一时序驱动信号示意图。

具体的，如图2所示，所述时序控制电路包括：主开关，用于控制主数据线的导通与断开；副开关，用于控制副数据线的导通与断开；时序控制接口,给主开关与副开关提供时序驱动信号，根据需要控制主开关与副开关的导通与断开。当主显示区与副显示区都处于工作状态时，也即同时需要显示图像时，主数据线与副数据线都处于导通状态，并分别给对应的像素单元传输数据驱动信号；当主显示区处于待机状态而副显示区处于工作状态时，主数据线处于断开状态，副数据线处于导通状态，并给副显示区的像素单元传输数据驱动信号。

在本实施例中，主开关与所述副开关的控制端连接至不同的时序控制接口。

具体的，第一方向x为行方向，第二方向y为列方向，每一列上的像素单元连接到一条数据线，在本实施例中，以相邻的三列像素单元为一列周期，在第一主显示区内，每一列周期包括：第一主数据线dn、第二主数据线dn+1以及第三主数据线dn+2，且分别通过第一主开关t11、第二主开关t12和第三主开关t13连接到显示驱动电路内的同一数据驱动接口22，该显示驱动电路通过1/3n条主数据线向第一主显示区内的n列像素单元提供数据驱动信号；在第二主显示区内与副显示区内，每一列周期包括：第一副数据线dm、第二副数据线dm+1以及第三副数据线dm+2，且分别通过第一副开关t21、第二副开关t22和第三副开关t23连接到显示驱动电路内的同一数据驱动接口22，该显示驱动电路通过1/3m条副数据线同时向第二主显示区与副显示区内的m列像素单元提供数据驱动信号，其中，m和n均为大于0的整数，m和n均为大于2的整数。

本实施例以相邻的三列像素单元为一列周期进行介绍，当然，在其它实施方式中，也可以以相邻的两列像素单元为一列周期，也就是说，在第一主显示区内，每一列周期包括：第一主数据线dn和第二主数据线dn+1，且分别通过第一主开关t11和第二主开关t12连接到显示驱动电路内的同一数据驱动接口22，该显示驱动电路通过1/2n条主数据线向第一主显示区内的n列像素单元提供数据驱动信号；在第二主显示区内与副显示区内，每一列周期包括：第一副数据线dm和第二副数据线dm+1，且分别通过第一副开关t21和第二副开关t22连接到显示驱动电路内的同一数据驱动接口22，该显示驱动电路通过1/2m条副数据线同时向第二主显示区与副显示区内的m列像素单元提供数据驱动信号，其中，m和n均为大于0的整数，m和n均为大于1的整数。本发明对此并不做特别限定。

在本实施例中，第一主开关t11、第二主开关t12和第三主开关t13的输入端连接至同一数据驱动接口22；第一主开关t11、第二主开关t12和第三主开关t13的输出端分别连接至第一主数据线dn、第二主数据线dn+1和第三主数据线dn+2；第一主开关t11、第二主开关t12和第三主开关t13的控制端分别连接至第一主时序控制接口ckh11、第二主时序控制接口ckh12和第三主时序控制接口ckh13。第一副开关t21、第二副开关t22和第三副开关t23的输入端连接至另一数据驱动接口22；第一副开关t21、第二副开关t22和第三副开关t23的输出端分别连接至第一副数据线dm、第二副数据线dm+1和第三副数据线dm+2；第一副开关t21、第二副开关t22和第三副开关t23的控制端分别连接至第一副时序控制接口ckh21、第二副时序控制接口ckh22和第三副时序控制接口ckh23。

当主显示区与副显示区都处于工作状态时，也即同时需要显示图像时，第一主时序控制接口ckh11、第二主时序控制接口ckh12和第三主时序控制接口ckh13按序输出高电平信号(ck11、ck12、ck13)，控制第一主开关t11、第二主开关t12和第三主开关t13依次处于导通状态；第一副时序控制接口ckh21、第二副时序控制接口ckh22和第三副时序控制接口ckh23按序输出高电平信号(ck21、ck22、ck23)，控制第一副开关t21、第二副开关t22和第三副开关t23依次处于导通状态，显示驱动电路通过数据驱动接口22给对应的数据线提供数据驱动信号。当主显示区a1处于待机状态而副显示区a2处于工作状态时，第一主时序控制接口ckh11、第二主时序控制接口ckh12和第三主时序控制接口ckh13保持输出低电平信号(ck11、ck12、ck13)，控制第一主开关t11、第二主开关t12和第三主开关t13处于断开状态也即不工作的状态；同时，第一副时序控制接口ckh21、第二副时序控制接口ckh22和第三副时序控制接口ckh23按序输出高电平信号(ck21、ck22、ck23)，控制第一副开关t21、第二副开关t22和第三副开关t23依次处于导通状态也即工作状态，显示驱动电路通过数据驱动接口22给对应的副数据线提供数据驱动信号，并通过扫描线控制使得副数据线所在的第二主显示区处于待机状态，而副数据线所在的副显示区处于工作状态。

通过本发明设计的时序控制电路，可以将阵列基板所需要的数据驱动接口的数目减少为现有设计的三分之一，在保证高分辨率的情况下减少了阵列基板所需要的数据驱动接口的数量，降低了阵列基板的制作成本。同时，当阵列基板的主显示区处于待机状态而只有副显示区处于工作状态时，使得只有用于控制副数据线导通与断开的副开关(如第一副开关、第二副开关和第三副开关)处于工作的状态，而用于控制主数据线导通与断开的主开关(如第一主开关、第二主开关和第三主开关)处于不工作的状态，可以节省时序控制电路的驱动功耗，从而节省阵列基板所在显示装置的功耗。

在本发明的另一个实施例中，如图5、6、7所示，图5是本发明再一实施例提供的阵列基板的时序控制电路示意图，图6是图5所述阵列基板的时序驱动信号示意图，图7是图5所述阵列基板的另一时序驱动信号示意图，本实施例提供的阵列基板的结构上述阵列基板的结构类似，其显示驱动电路还包括时序控制电路，所述时序控制电路包括：主开关，用于控制主数据线的导通与断开；副开关，用于控制副数据线的导通与断开；时序控制接口,给主开关与副开关提供时序驱动信号。不同之处在于：在本实施中，主开关与副开关的控制端连接至同一时序控制接口，且该时序控制电路还包括控制开关t3，其中，控制开关t3的输入端连接至副时序控制接口(ckh21、ckh22或者ckh23)，控制开关t3的输出端连接至主开关的控制端，控制开关t3的控制端连接至第三时序控制接口ckh3。

具体的，第一方向x为行方向，第二方向y为列方向，每一列上的像素单元连接到一条数据线，在本实施例中，以相邻的三列像素单元为一列周期，在第一主显示区内，每一列周期包括：第一主数据线dn、第二主数据线dn+1以及第三主数据线dn+2，且分别通过第一主开关t11、第二主开关t12和第三主开关t13连接到显示驱动电路内的同一数据驱动接口22，该显示驱动电路通过1/3n条主数据线向第一主显示区内的n列像素单元提供数据驱动信号；在第二主显示区内与副显示区内，每一列周期包括：第一副数据线dm、第二副数据线dm+1以及第三副数据线dm+2，且分别通过第一副开关t21、第二副开关t22和第三副开关t23连接到显示驱动电路内的同一数据驱动接口22，该显示驱动电路通过1/3m条副数据线同时向第二主显示区与副显示区内的m列像素单元提供数据驱动信号，其中，m和n均为大于0的整数，m和n均为大于2的整数。

本实施例以相邻的三列像素单元为一列周期进行介绍，当然，在其它实施方式中，也可以以相邻的两列像素单元为一列周期，也就是说，在第一主显示区内，每一列周期包括：第一主数据线dn和第二主数据线dn+1，且分别通过第一主开关t11和第二主开关t12连接到显示驱动电路内的同一数据驱动接口22，该显示驱动电路通过1/2n条主数据线向第一主显示区内的n列像素单元提供数据驱动信号；在第二主显示区内与副显示区内，每一列周期包括：第一副数据线dm和第二副数据线dm+1，且分别通过第一副开关t21和第二副开关t22连接到显示驱动电路内的同一数据驱动接口22，该显示驱动电路通过1/2m条副数据线同时向第二主显示区与副显示区内的m列像素单元提供数据驱动信号，其中，m和n均为大于0的整数，m和n均为大于1的整数。本发明对此并不做特别限定。

在本实施例中，第一主开关t11、第二主开关t12和第三主开关t13的输入端连接至同一数据驱动接口22；第一主开关t11、第二主开关t12和第三主开关t13的输出端分别连接至第一主数据线dn、第二主数据线dn+1和第三主数据线dn+2；第一主开关t11、第二主开关t12和第三主开关t13的控制端分别通过一个控制开关t3连接至第一副时序控制接口ckh21、第二副时序控制接口ckh22和第三副时序控制接口ckh23。第一副开关t21、第二副开关t22和第三副开关t23的输入端连接至另一数据驱动接口22；第一副开关t21、第二副开关t22和第三副开关t23的输出端分别连接至第一副数据线dm、第二副数据线dm+1和第三副数据线dm+2；第一副开关t21、第二副开关t22和第三副开关t23的控制端分别直接连接至第一副时序控制接口ckh21、第二副时序控制接口ckh22和第三副时序控制接口ckh23。

当主显示区与副显示区都处于工作状态时，也即同时需要显示图像时，第一副时序控制接口ckh21、第二副时序控制接口ckh22和第三副时序控制接口ckh23按序输出高电平信号(ck21、ck22、ck23)，控制第一副开关t21、第二副开关t22和第三副开关t23依次处于导通状态，同时，第三时序控制接口ckh3持续输出高电平信号ck3，控制第一主开关t11、第二主开关t12和第三主开关t13依次处于导通状态；显示驱动电路通过数据驱动接口22给对应的数据线提供数据驱动信号。当主显示区处于待机状态而副显示区处于工作状态时，第一副时序控制接口ckh21、第二副时序控制接口ckh22和第三副时序控制接口ckh23按序输出高电平信号(ck21、ck22、ck23)，控制第一副开关t21、第二副开关t22和第三副开关t23依次处于导通状态，显示驱动电路通过数据驱动接口22给对应的副数据线提供数据驱动信号，并通过扫描线控制使得副数据线所在的第二主显示区处于待机状态，而副数据线所在的副显示区处于工作状态；同时，第三时序控制接口ckh3持续输出低电平信号ck3，控制第一主开关t11、第二主开关t12和第三主开关t13处于断开状态也即不工作的状态。

通过本发明设计的显示驱动电路，可以将阵列基板所需要的数据驱动接口的数目减少为现有设计的三分之一，在保证高分辨率的情况下减少了阵列基板所需要的数据驱动接口的数量，降低了阵列基板的制作成本。同时，当阵列基板的主显示区处于待机状态而只有副显示区处于工作状态时，使得只有用于控制副数据线导通与断开的副开关(如第一副开关、第二副开关和第三副开关)处于工作的状态，而用于控制主数据线导通与断开的主开关(如第一主开关、第二主开关和第三主开关)处于不工作的状态，可以节省由于主开关的频繁开关动作导致的功耗，节省了阵列基板所在显示装置的功耗。

另外，本申请还提供一种显示面板，图8为本发明实施例提供的一种显示面板的结构示意图。如图8所示，该显示面板包括上述实施例中的阵列基板120，上基板110，以及显示介质层130，显示介质层130位于阵列基板120与上基板110之间的密闭空间内。例如，该显示面板可以为液晶显示面板，当该显示面板为液晶显示面板时，上基板可以为彩膜基板，显示介质层为包括液晶分子的液晶层。目前，画面显示质量的提高对显示面板功耗和生产成本的考验越来越激烈，显示面板尤其是液晶显示面板的功耗取决于驱动电压和信号的刷新频率，驱动电压越大、信号的刷新频率越高，显示面板的功耗越大，而信号的频率主要取决于显示面板的分辨率和画面刷新速率，分辨率越高，需要的数据驱动接口的数量越多，提高了显示面板的制作成本，本发明实施例提供的显示面板，可以在保证高分辨率的情况下减少阵列基板所需要的数据驱动接口的数量，降低了阵列基板的制作成本。而画面刷新速率越高，时序控制电路中的主开关的充放电次数越多，开关动作将越频繁，会增大显示面板的功耗，本发明实施例提供的显示面板中，当阵列基板的主显示区处于待机状态而只有副显示区处于工作状态时，使得只有用于控制副数据线导通与断开的副开关(如第一副开关、第二副开关和第三副开关)处于工作的状态，而用于控制主数据线导通与断开的主开关(如第一主开关、第二主开关和第三主开关)处于不工作的状态，可以节省由于主开关的频繁开关动作导致的显示面板的功耗。

另外，本申请还提供一种显示装置，参见图9，图9为本发明所提供的显示装置的示意图，该显示装置包括本发明实施例所提供的上述阵列基板。该显示装置包括主屏101与辅屏102，其中，分别对应于阵列基板的主显示区与副显示区，在待机状态也即主屏不工作的状态下，用户可以通过辅屏随时查看时间、未读消息及应用软件推送消息等更新信息，用户无需对该显示装置进行任何操作即可随时便捷的看到更新的相关信息。该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。