本申请要求于2017年3月27日在韩国知识产权局提交的韩国专利申请第一0-2017-0038563号的优先权，其公开内容以引用的方式全部并入本文。本发明构思涉及一种显示器驱动设备。
背景技术：
：用于诸如电视机、膝上型计算机、监视器、移动设备等的电子设备中以显示图像的平板显示器包括液晶设备(lcd)、有机发光设备(0led)等。平板设备可以包括具有多个像素的面板和将电信号施加到像素的驱动设备。另外，由于驱动设备发送给像素的电信号，可以显示图像。驱动设备可以基于由其自身产生的定时信号或者使用从另一个处理器接收到的定时信号来驱动面板。技术实现要素：本发明构思的一个方面可以提供一种能够显著降低可以在显示设备中发生的亮度变化的显示器驱动设备。根据本发明构思的示例实施例，显示器驱动设备可以包括接口、时钟发生器、同步信号发生器和时序控制器。所述接口接收具有第一垂直周期的第一垂直同步信号、具有比第一垂直周期短的第一水平周期的第一水平同步信号以及图像数据。时钟发生器产生具有预定频率的时钟信号。同步信号发生器使用所述第一垂直同步信号来产生第二垂直同步信号，并且当包括在所述第一垂直周期中的边沿时段大于预定参考值时，使用所述时钟信号来产生具有与所述第一水平周期不同的第二水平周期的第二水平同步信号。所述时序控制器基于第二垂直同步信号和第二水平同步信号来驱动显示器面板。根据本发明构思的示例实施例，显示器驱动设备可以包括接口、同步信号发生器、时序控制器和缓冲器。所述接口接收具有第一垂直周期的第一垂直同步信号、具有比第一垂直周期短的第一水平周期的第一水平同步信号以及图像数据。同步信号发生器产生具有所述第一垂直周期的第二垂直同步信号和具有比所述第一水平周期长的第二水平周期的第二水平同步信号。时序控制器在所述第一垂直周期的有效时段期间响应于所述第二水平同步信号，向显示器面板输入所述图像数据。缓冲器存储图像数据中的在有效时段期间未被输入到显示器面板的部分。附图说明根据结合附图给出的以下具体实施方式，将更清楚地理解本公开的上述和其他方面、特征和优点，在附图中：图1是根据示例实施例的包括显示器驱动设备的显示系统的框图；图2是根据示例实施例的包括显示器驱动设备的显示设备的框图；图3是示出了根据示例实施例的显示器驱动设备的操作的图；图4是示出了根据示例实施例的显示器驱动设备的操作的图；图5是根据示例实施例的显示系统的框图；图6至图8是示出了根据示例实施例的显示器驱动设备的操作的图；图9至图11是示出了根据示例实施例的包括在显示器驱动设备中的同步信号发生器的操作的框图；图12至图14是示出了根据示例实施例的显示器驱动设备的操作的图；图15和图16是示出了根据示例实施例的显示器驱动设备的操作的图；以及图17是根据示例实施例的包括显示设备的电子设备的框图。具体实施方式在下文中，将参考附图来描述本发明构思的示例实施例。图1是根据示例实施例的包括显示器驱动设备的显示系统1的框图。参考图1，根据示例实施例的显示系统1可以包括处理器10和显示设备20，并且显示设备20可以包括显示器驱动设备30和显示器面板40。在移动设备的情况下，处理器10可以是应用处理器(ap)，并且在台式计算机或膝上型计算机的情况下，处理器10可以是中央处理单元(cpu)。例如，处理器10可以被解释为表示具有操作功能的处理设备。处理器10可以产生要在显示设备20上显示的图像数据，或者可以从存储器、通信模块等接收图像数据，并将所述图像数据发送到显示器驱动设备30。显示设备20可以包括显示器驱动设备30和显示器面板40。显示器驱动设备30可以包括将由处理器10发送的图像数据输入到显示器面板40的栅极驱动器和源极驱动器，并且可以包括控制栅极驱动器和源极驱动器的时序控制器。时序控制器可以根据垂直同步信号和水平同步信号来控制栅极驱动器和源极驱动器。显示器驱动设备30可以通过预定的通信接口与处理器10进行通信。在示例实施例中，显示器驱动设备30可以通过诸如移动工业处理器接口(mipi)等的高速串行接口与处理器10进行通信。当处理器10通过mipi与显示器驱动设备30进行通信时，显示器驱动设备30可以在从处理器10仅接收图像数据的命令模式或从处理器10接收图像数据和时序控制信号的视频模式下操作。图2是根据示例实施例的包括显示器驱动设备60的显示设备50的框图。参考图2，显示设备50可以包括显示器驱动设备60和显示器面板70。显示器驱动设备60可以包括时序控制器61、栅极驱动器62和源极驱动器63。显示器面板70可以包括设置在多个栅极线g1至gm以及多个源极线s1至sn上的多个像素px。在示例实施例中，显示设备50可以以帧为单位显示图像。显示一个图像帧所需的时间可以被定义为垂直周期，并且垂直周期可以由显示设备50的刷新率来确定。在示例实施例中，当显示设备50的刷新率是60hz时，垂直周期可以是1/60秒，即大约16.7毫秒。对于一个垂直周期，栅极驱动器62可以扫描栅极线g1至gm中的每一个。栅极驱动器62扫描栅极线g1至gm中的每一个的时间可以被定义为水平周期。对于一个水平周期，源极驱动器63可以将图像数据输入到像素px。水平周期和垂直周期可以由时序控制器61确定。当显示设备50通过mipi连接到外部处理器时，时序控制器61可以在命令模式下确定水平周期和垂直周期。相反，在视频模式下，时序控制器61可以使用处理器产生并通过mipi发送的水平周期和垂直周期。在示例实施例中，在视频模式下通过mipi发送的水平周期可以短于在显示器面板70上显示图像数据所需的水平周期。具体地，当显示设备50是有机电致发光显示(oled)设备时，显示设备50可以需要相对较长的水平周期。当显示器驱动设备60根据在视频模式下通过mipi发送的水平周期操作时，可能不能提供足够长度的水平周期，因此在每个图像帧中可能出现显示设备50的亮度偏差。图3是示出了根据示例实施例的显示器驱动设备的操作的图。参考图3，显示器面板80可以响应于具有垂直周期vp的垂直同步信号vsync和具有水平周期hp的水平同步信号hsync而操作。垂直周期vp可以包括第一垂直边沿时段vbp、垂直有效时段vact和第二垂直边沿时段vfp。第一垂直边沿时段vbp可以包括垂直响应时段，例如垂直速度动作vsa。在示例实施例中，第一垂直边沿时段vbp可以是垂直后沿时段，并且第二垂直边沿时段vfp可以是垂直前沿时段。水平周期hp可以包括第一水平边沿时段hbp、水平有效时段hact和第二水平边沿时段hfp。第一水平边沿时段hbp可以包括水平响应时段，例如，水平速度动作hsa。在示例实施例中，第一水平边沿时段hbp可以是水平后沿时段，并且第二水平边沿时段hfp可以是水平前沿时段。扫描包括在显示器面板80中的多个栅极线并向连接到扫描的栅极线的像素输入数据可以针对垂直有效时段vact和水平有效时段hact执行。例如，可以在垂直有效时段vact期间顺序地扫描栅极线，并且可以在水平有效时段hact期间将数据输入到连接到扫描的栅极线的像素。在示例实施例中，显示器驱动设备可以使用从外部处理器接收的垂直同步信号vsync和水平同步信号hsync来驱动显示器面板80。因此，当水平同步信号hsync的水平有效时段hact短于将数据输入到显示器面板80的像素所需的最短时间时，显示器面板80的亮度偏差可能发生。即使当从外部处理器接收到垂直同步信号vsync和水平同步信号hsync时，根据各个示例实施例的显示器驱动设备也可以根据操作条件产生新的垂直同步信号vsync和新的水平同步信号hsync。因此，显示器驱动设备可以确保足够的时间量来向显示器面板80的像素输入数据，由此显著减小显示器面板80的亮度偏差。图4是示出了根据示例实施例的显示器驱动设备的操作的图。参考图4，垂直周期vp可以包括第一垂直边沿时段vbp、垂直有效时段vact和第二垂直边沿时段vfp。可以在垂直周期vp之间输入用于将垂直周期vp彼此分离的垂直同步开始vss信号。在图4所示的示例性实施例中，显示器驱动设备可以从外部处理器接收垂直同步信号和水平同步信号以及图像数据，以驱动显示器面板。参考图4，可以将处理器将图像数据发送到显示器驱动设备的传输速率90与显示器驱动设备将图像数据输入到显示器面板的输入速率91进行比较。传输速率90可以与将图像数据从处理器发送到显示器驱动设备的速率相对应。输入速率91可以与显示器驱动设备将图像数据输入到显示器面板的速率相对应。在垂直有效时段vact期间，处理器可以通过将处理器与显示器驱动设备相连的接口(例如mipi)将图像数据发送到显示器驱动设备。显示器驱动设备可以将从处理器接收的图像数据(ddidata)输入到显示器面板的像素。在图4所示的示例性实施例中，显示器面板可以包括m个栅极线，其中m是2或更大的整数，并且显示器驱动设备可以在垂直有效时段vact期间通过栅极驱动器来扫描m个栅极线中的每一个。扫描m个栅极线中的每一个所需的时间可以与水平周期相对应。参考图4，处理器可以在垂直有效时段vact期间完成图像数据向显示器驱动设备的传输。相比之下，显示器驱动设备可能不能在垂直有效时段vact期间将全部图像数据输入到显示器面板。这种操作差异可能是由处理器的水平周期与显示器驱动设备的水平周期之差引起的。例如，处理器可以将水平周期设置为用于在垂直有效时段vact期间发送与一个图像帧相对应的所有图像数据的值，并且显示器驱动设备可以将水平周期设置为用于确保将图像数据输入到显示器面板所需的足够时间量的值。在示例实施例中，显示器驱动设备的水平周期可以比处理器的水平周期长。参考图4中所示的示例实施例，显示器驱动设备的水平周期与处理器的水平周期之差可以导致在垂直有效时段vact内未对第k个栅极线至第m个栅极线进行扫描。为了解决上述问题，根据示例实施例的显示器驱动设备可以包括补偿显示器驱动设备和处理器的水平周期之差的同步信号发生器。此外，显示器驱动设备可以包括缓冲器，其存储要被输入到在垂直有效时段vact内未被扫描的栅极线的图像数据。在示例实施例中，同步信号发生器可以从处理器接收具有第一水平周期的第一水平同步信号，并且可以产生具有与第一水平周期不同的第二水平周期的第二水平同步信号。第二水平周期可以比第一水平周期长，并且显示器驱动设备可以确保将图像数据输入到显示器面板所需的足够的时间量。因此，显示器面板上可能出现的亮度偏差可以显著降低。图5是根据示例实施例的显示系统100的框图。参考图5，根据示例实施例的显示系统100可以包括处理器110、显示器驱动设备120和显示器面板130。处理器110和显示器驱动设备120可以通过预定接口彼此进行通信，并且可以通过诸如mipi的高速串行接口彼此进行通信。处理器110可以发送图像数据data、驱动显示器面板130所需的定时信号等。定时信号可以包括第一垂直同步信号vsync1和第一水平同步信号hsync1。第一垂直同步信号vsync1可以具有第一垂直周期，并且第一水平同步信号hsync1可以具有第一水平周期。可以将图像数据data、第一垂直同步信号vsyncl和第一水平同步信号hsync1从处理器110的发送模块111发送到显示器驱动设备120的接收模块121。接收模块121可以将图像数据data、第一垂直同步信号vsync1和第一水平同步信号hsync1发送到时序控制器124。在示例实施例中，可以经由缓冲器122将图像数据data输入到时序控制器124。此外，可以将第一垂直同步信号vsync1和第一水平同步信号hsync1输入到同步信号发生器123。同步信号发生器123可以使用第一垂直同步信号vsync1和第一水平同步信号hsync1来产生第二垂直同步信号vsync2和第二水平同步信号hsync2。时序控制器124可以通过控制栅极驱动器125和源极驱动器126将图像数据data输入到显示器面板130的像素。在示例实施例中，时序控制器124可以使用第二垂直同步信号vsync2和第二水平同步信号hsync2来控制栅极驱动器125和源极驱动器126的操作时序。第二垂直同步信号vsync2可以具有第二垂直周期，并且第二水平同步信号hsync2可以具有第二水平周期。在示例实施例中，第二水平周期可以比第一水平周期长，并且因此源极驱动器126可以确保将图像数据data输入到显示器面板130的像素所需的足够的时间量。因此，根据图像帧可能发生的显示器面板130的亮度偏差可以显著减小。发送模块111和接收模块121可以通过诸如mipi等的接口彼此进行通信。当在mipi的视频模式下操作时，显示器驱动设备120可根据由处理器110发送的第一垂直同步信号vsync1和第一水平同步信号hsync1将图像数据data输入到显示器面板130的像素。这里，根据显示器面板130的特性所需的水平周期可以比第一水平同步信号hsync1的第一水平周期长。因此，显示器驱动设备120可能无法确保将图像数据data输入到显示器面板130的像素所需的足够的时间量，从而导致显示器面板130的亮度偏差。在示例实施例中，即使当显示器驱动设备120在mipi的视频模式下操作时，显示器驱动设备120也可以根据由显示器驱动设备120产生的第二垂直同步信号vsync2和第二水平同步信号hsync2将图像数据data输入到显示器面板130的像素(如果需要的话)。在示例实施例中，第二水平同步信号hsync2的第二水平周期可以比第一水平同步信号hsync1的第一水平周期长。因此，显示器驱动设备120可以确保足够的时间量以将图像数据data输入到显示器面板130的像素，由此解决显示器面板130的亮度偏差的问题。图6至图8是示出了根据示例实施例的显示器驱动设备的操作的图。首先，图6可以是示出了公共显示器驱动设备的操作的图。参考图6，处理器可以产生具有第一垂直周期vp1的第一垂直同步信号vsync1以及具有第一水平周期hp1的第一水平同步信号hsync1。处理器可以将第一垂直同步信号vsyncl和第一水平同步信号hsync1与图像数据data一起发送到显示器驱动设备。处理器可以响应于预定的第一时钟信号clk1而操作。在示例性实施例中，第一垂直周期vp1可以包括第一边沿时段、有效时段和第二边沿时段。可以在有效时段期间将图像数据data发送到显示器驱动设备。如果需要的话，在有效时段结束之后开始的第二边沿时段可以包括预定的时钟停止时段sp。时钟停止时段sp可以是处理器改变第一时钟信号clk1的频率的时间，以便降低噪声等。例如，可以考虑第一边沿时段、第二边沿时段以及显示器面板的刷新率和分辨率来确定第一水平周期hp1。当显示器面板的刷新率是6ohz时，第一垂直周期vp1可以是大约16.7毫秒。当显示器面板支持全高清(hd)分辨率时，包括在显示器面板中的栅极线的数量可以是1920，并且第一水平周期hp1可以被确定为约6.0微秒。在示例实施例中，有效时段可以是大约11.52毫秒，并且包括在第一垂直周期vp1中的第一边沿时段和第二边沿时段之和可以是大约5毫秒。当进一步需要第一边沿时段或第二边沿时段时，第一水平周期hp1可以更短。例如，可以根据以下公式1来确定第一水平周期hp1。公式1显示器驱动设备可以使用第二垂直同步信号vsync2和第二水平同步信号hsync2将图像数据data输入到显示器面板。显示器驱动设备可以响应于第二时钟信号clk2而操作。在示例实施例中，第二垂直同步信号vsync2和第二水平同步信号hsync2可以分别等于第一垂直同步信号vsync1和第一水平同步信号hsync1。例如，第二垂直周期vp2可以等于第一垂直周期vp1，并且第二水平周期hp2可以等于第一水平周期hp1。在示例实施例中，第二水平周期hp2(将图像数据data输入到显示器面板的像素的时间)可以比第一水平周期hp1长。当第二水平周期hp2被设置为与第一水平周期hp1相同的值而不考虑显示器面板的特性和操作条件时，显示器驱动设备可能不能向显示器面板的像素输入足够量的图像数据data，这可能导致显示器面板的亮度偏差。在示例实施例中，根据显示器面板的特性和操作条件，第二水平周期hp2可以被设置为与第一水平周期hp1不同的值。因此，当需要相当长的第二水平周期hp2时，显示器驱动设备可以稳定地将图像数据data输入到显示器面板的像素，由此解决亮度偏差的问题。在下文中，将参考图7至图8提供描述。首先，图7是示出了根据示例实施例的显示器驱动设备的操作的图，并且可以与其中第二水平周期hp2短于或等于第一水平周期hp1的示例实施例相对应。处理器可以产生第一垂直同步信号vsync1和第一水平同步信号hsync1。处理器可以将第一垂直同步信号vsync1和第一水平同步信号hsync1与图像数据data一起发送到显示器驱动设备。处理器可以响应于第一时钟信号clk1而操作。显示器驱动设备可以包括响应于第二垂直同步信号vsync2和第二水平同步信号hsync2而操作的栅极驱动器和源极驱动器。显示器驱动设备可以将第二图像数据data2输入到显示器面板的像素。第二图像数据data2可以包括与第一图像数据data1基本相同的数据。另外，第二垂直周期vp2可以基本上等于第一垂直周期vp1，并且第二水平周期hp2可以基本上等于第一水平周期hp1。由于第一水平周期hp1和第二水平周期hp2彼此基本相同，所以第一垂直周期vp1和第二垂直周期vp2的相应有效时段可以彼此相等。在图7所示的示例性实施例中，第一水平同步信号hsync1可以在第一时钟信号clk1的时钟停止时段sp期间未被激活。时钟停止时段sp可以是处理器改变第一时钟信号clk1的频率的时间，以便降低噪声等。相反，在显示器驱动设备中产生的第二时钟信号clk2可以不包括时钟停止时段sp，并且因此第二水平同步信号hsync2可以继续被激活同时第一水平同步信号hsyncl未被激活。图8是示出了根据示例实施例的显示器驱动设备的操作的图，并且可以与其中第二水平周期hp2长于第一水平周期hp1的示例实施例相对应。处理器可以产生第一垂直同步信号vsync1和第一水平同步信号hsync1。处理器可以将第一垂直同步信号vsync1和第一水平同步信号hsync1与第一图像数据data1一起发送到显示器驱动设备。处理器可以响应于第一时钟信号clk1而操作。在图8所示的示例性实施例中，根据显示器面板的特性和操作条件，显示器驱动设备所需的第二水平周期hp2可以比处理器所发送的第一水平周期hp1更长。因此，显示器驱动设备可以不按原样使用由处理器发送的第一垂直同步信号vsync1和第一水平同步信号hsyncl。显示器驱动设备可以产生第二垂直同步信号vsync2和第二水平同步信号hsync2来驱动显示器面板。可以使用显示器面板的分辨率和刷新率、处理器发送的第一垂直同步信号vsync1和第一水平同步信号hsync1以及在显示器驱动设备中产生的第二时钟信号clk2来产生第二垂直同步信号vsync2和第二水平同步信号hsync2。在示例实施例中，显示器面板的刷新率可以是60hz。因此，第一垂直同步信号vsync1的第一垂直周期vp1和第二垂直同步信号vsync2的第二垂直周期vp2都可以是1/60秒，即大约16.7毫秒。例如，第一垂直周期vp1和第二垂直周期vp2可以彼此相等，并且可以具有根据显示器面板的刷新率确定的值。在示例实施例中，显示器驱动设备可以将第一垂直同步信号vsync1延迟预定延迟时间，以产生第二垂直同步信号vsync2。第一水平周期hp1可以由包括在第一垂直同步信号vsync1中的边沿时段和有效时段以及显示器面板的分辨率来确定。当显示器面板具有全高清分辨率并且第一水平周期hp1是6.0微秒时，有效时段可以被设置为大约11.52毫秒或更大，并且边沿时段可以被设置为大约5.18毫秒或更小。在图8中示出的示例性实施例中，显示器驱动设备所需的第二水平周期hp2可以长于由处理器确定的第一水平周期hp1。显示器驱动设备可以在第二水平周期hp2的时间段期间通过对作为内部时钟信号的第二时钟信号clk2进行计数，产生具有第二水平周期hp2的第二水平同步信号hsync2。例如，当第二水平周期hp2是6.6微秒并且第二时钟信号clk2具有100mhz的频率时，显示器驱动设备可以将通过对第二时钟信号clk2的一个周期计数660次而获得的时间确定为第二水平周期hp2，以产生第二水平同步信号hsync2。然而，上述方法可能不适合于计算准确的第二水平周期hp2。显示器驱动设备可能难以包括使用锁相环(pll)方法等的振荡器，这是因为必须防止功耗增加。因此，在显示器驱动设备中产生的第二时钟信号clk2的频率可以具有相对较大的变化范围。例如，当第二时钟信号clk2的目标频率是100mhz时，第二时钟信号clk2的频率可以被改变最大值±5％，因此第二水平周期hp2也可以被改变最大值±5％。在示例性实施例中，为了解决上述问题，显示器驱动设备可以通过使用第一水平同步信号hsync1对第一垂直周期vp1进行计数来产生第一值，并且可以通过使用第二水平同步信号hsync2对第二垂直周期vp2进行计数来产生第二值。当第二垂直周期vp2等于第一垂直周期vp1时，显示器驱动设备可以通过使用第一水平同步信号hsync1和第二水平同步信号hsync2中的每一个对第一垂直周期vp1进行计数来产生第一值和第二值。另外，显示器驱动设备可以通过使用第二时钟信号clk2对第一水平周期hp1进行计数来产生第三值。可以从处理器发送的第一水平同步信号hsync1获得第一水平周期hp1，并且第二水平周期hp2可以是先前根据显示器面板的特性和操作条件而确定的值。例如，在第一垂直周期vp1和第二垂直周期vp2均为16.7毫秒、第一水平周期hp1为6.0微秒并且第二水平周期hp2为6.6微秒的情况下，第一值可以为2783，第二值可以为2530。假定第二时钟信号clk2是100mhz，则第三值可以是6000。显示器驱动设备可以通过将第一值至第三值插入以下公式2来产生第四值以确定第二水平周期hp2。公式2当在示例性实施例中计算出的值被插入到公式2中时，第四值可以被计算为6600。例如，显示器驱动设备可以将第二时钟信号clk2的周期重复6600次的时间确定为第二水平周期hp2。根据第二时钟信号clk2的频率变化而计算的第四值可以如下面的表1所示。[表1]频率频率变化第一值第二值第三值第四值105mhz+5％278325305714628595mhz-5％2783253063156947110mhz+10％278325305455600090mhz-10％2783253066677333例如，在示例实施例中，在操作过程中，第二时钟信号clk2的频率变化可以已经在先前在第三值中被反映。因此，无论第二时钟信号clk2的频率变化如何，都可以准确地产生用于产生等于6.6微秒(即目标值)的第二水平周期hp2的第四值。当第二时钟信号clk2的频率增加时，第四值(显示器驱动设备为了确定第二水平周期hp2而对第二时钟信号clk2进行计数的次数)可以减小。相反，当第二时钟信号clk2的频率减小时，第四值(显示器驱动设备为了确定第二水平周期hp2而对第二时钟信号clk2进行计数的次数)可以增加。当显示器驱动设备为了确定第二水平周期hp2而对第二时钟信号clk2计数预定次数时，与示例性实施例中不同，由于第二时钟信号clk2的频率变化，第二水平周期hp2可能不能被确定为期望值。例如，当显示器驱动设备所需的第二水平周期hp2为6.6微秒且第二时钟信号clk2的频率为100mhz时，显示器驱动设备可以通过对第二时钟信号clk2计数6600次来确定第二水平周期hp2。这里，当第二时钟信号clk2的频率增加时，第二水平周期hp2可以减小。当第二时钟信号clk2的频率减小时，第二水平周期hp2可以增加。例如，第二时钟信号clk2的频率变化可以导致第二水平周期hp2改变，因此显示器驱动设备可能无法产生等于准确的目标值的第二水平周期hp2。在示例实施例中，显示器驱动设备可以使用第一值、第二值和第三值来获得第四值，即对产生第二水平周期hp2所需的第二时钟信号clk2进行计数的次数。第一值和第二值是通过使用第一水平同步信号hsync1和第二水平同步信号hsync2中的每一个对第一水平周期hp1进行计数而获得的。第三值是通过使用第二时钟信号clk2对第一水平周期hp1进行计数而获得的。由于第二时钟信号clk2的频率变化已经在先前在计算第三值的过程中被反映，所以即使当第二时钟信号clk2的频率改变时，显示器驱动设备也可以产生等于准确的目标值的第二水平周期hp2。图9至图11是示出了根据示例实施例的包括在显示器驱动设备中的同步信号发生器的操作的框图。首先参考图9，根据示例实施例的同步信号发生器200可以包括操作单元210、第一信号发生器220、第二信号发生器230和信号选择器240。同步信号发生器200可以从外部处理器接收第一垂直同步信号vsync1和第一水平同步信号hsync1，并且可以产生第二垂直同步信号vsync2和第二水平同步信号hsync2。操作单元210可以从外部处理器接收第一垂直同步信号vsync1和第一水平同步信号hsync1，并且可以接收具有预定频率的时钟信号clk。在示例实施例中，输入到操作单元210的时钟信号clk可以是用于对第一水平周期hp1进行计数的信号。第一水平周期hp1是第一水平同步信号hsync1的周期。时钟信号clk可以是由包括在显示器驱动设备中的内部振荡器产生的信号。在示例实施例中，将由同步信号发生器200产生的第二水平同步信号hsync2的周期(即，第二水平周期hp2)可以被输入到操作单元210。第一信号发生器220和第二信号发生器230可以分别响应于第一启用信号en1和第二启用信号en2而操作。例如，当第二水平周期hp2比第一水平周期hp1长时，第一启用信号en1可以具有高逻辑值。另外，当第二水平周期hp2短于或等于第一水平周期hp1时，第二启用信号en2可以具有高逻辑值。操作单元210可以使用第一水平周期hp1和第二水平周期hp2中的每一个对第一垂直周期vp1(即，第一垂直同步信号vsync1的周期)进行计数，以产生第一值和第二值。另外，操作单元210可以使用时钟信号clk对第一水平周期hp1进行计数以产生第三值。在示例实施例中，操作单元210可以使用第一值至第三值来计算第四值，并且第四值可以是为了确定第二水平周期hp2而对时钟信号clk进行计数的次数。操作单元210可以将第四值发送到第一信号发生器220。第一信号发生器220可以将时钟信号clk计数第四值以确定第二水平周期hp2，并且可以产生具有第二水平周期hp2的第二水平同步信号hsync2。另外，如果需要，则第一信号发生器220可以将第一垂直同步信号vsync1延迟预定延迟时间，以产生第二垂直同步信号vsync2。在示例实施例中，当第一启用信号en1具有高逻辑值时，第一信号发生器220可以产生第二垂直同步信号vsync2和第二水平同步信号hsync2。另外，当第一启用信号en1具有低逻辑值时，第一信号发生器220可以旁路第一垂直同步信号vsync1和第一水平同步信号hsync1。例如，当第一启用信号en1具有低逻辑值时，由第一信号发生器220产生的第二垂直同步信号vsync2和第二水平同步信号hsync2可以分别等于第一垂直同步信号vsyncl和第一水平同步信号信号hsyncl。例如，当包括在第一垂直周期vp1中的边沿时段长于预定参考时间时，第一启用信号en1可以具有高逻辑值。当第二启用信号en2具有高逻辑值时，第二信号发生器230可以产生第二垂直同步信号vsync2和第二水平同步信号hsync2。在示例实施例中，第二垂直同步信号vsync2可以等于第一垂直同步信号vsync1。第二水平同步信号hsync2的第二水平周期hp2可以短于或等于第一水平同步信号hsync1的第一水平周期hp1。在示例实施例中，如在图7所示的示例实施例中一样，第二水平同步信号hsync2可以具有与第一水平同步信号hsyncl相同的时间长度的周期，并且与第一水平同步信号hsync1中不同，即使在时钟停止区间sp期间，第二水平同步信号hsync2也可以继续被激活。信号选择器240可以基于选择信号sel来选择第一信号发生器220和第二信号发生器230中的一个的输出。在示例实施例中，当选择信号sel具有第一逻辑值时，信号选择器240可以选择第一信号发生器220的输出，并且当选择信号sel具有第二逻辑值时，信号选择器240可以选择第二信号发生器230的输出。当第一垂直周期vp1中包括的边沿时段长于预定参考时间时，选择信号sel可以具有第一逻辑值，并且当第一垂直周期vp1中包括的边沿时段短于预定参考时间时，选择信号sel可以具有第二逻辑值。图10是根据示例实施例的包括在信号发生器中的操作单元的框图。首先参考图10，根据示例实施例的操作单元300可以包括第一计数器31、第二计数器320、第三计数器330和乘法器340。第一计数器310可以接收第一垂直同步信号vsyncl和第一水平同步信号hsync1，并且可以使用第一水平同步信号hsync1对第一垂直周期vp1进行计数以产生第一值cnt1。第二计数器320可以接收第一垂直同步信号vsync1和目标第二水平周期refhp2。第二计数器320可以使用目标第二水平周期refhp2对第一垂直周期vp1进行计数以产生第二值cnt2。第三计数器330可以接收第一水平同步信号hsync1和具有预定频率的时钟信号clk。时钟信号clk可以是由显示器驱动设备的内部振荡器产生的信号。第三计数器330可以使用时钟信号clk对第一水平周期hp1进行计数以产生第三值cnt3。在示例实施例中，显示器驱动设备可以在比第一水平周期hp1长的时间长度期间将图像数据输入到显示器面板的像素。这里，显示器驱动设备可以产生比第一水平周期hp1长的第二水平周期hp2，以确保足够的时间量以将图像数据输入到像素。可以通过对时钟信号clk计数由乘法器340输出的第四值cnt4确定的次数来确定第二水平周期hp2。乘法器340可以将第一值cnt1至第三值cnt3插入至公式2以计算第四值cnt4。在示例实施例中，可以根据显示器面板的刷新率和分辨率、边沿时段的长度等来确定第一垂直周期vp1和第一水平周期hp1。例如，当显示器面板的刷新率是120hz时，第一垂直周期vp1可以是大约8.33毫秒。当显示器面板具有全高清分辨率并且边沿时段是2.0毫秒时，第一水平周期hp1可以是大约3.3微秒。假设目标第二水平周期refhp2是3.5微秒，如在示例实施例中那样，第一值cnt1可以是2525并且第二值cnt2可以是2380。假设时钟信号clk的频率为100mhz，则可以将第三值cnt3计算为3300。乘法器340可以将第一值cnt1至第三值cnt3插入至公式2以计算第四值cnt4。当根据示例实施例的第一值cnt1至第三值cnt3被插入到公式2中时，第四值cnt4可以被计算为3501。例如，显示器驱动设备可以将在对时钟信号clk的周期计数3501次时经过的时间确定为第二水平周期hp2。根据示例实施例，可以使用通过使用时钟信号clk对第一水平周期hp1进行计数而产生的第三值cnt3来计算用于产生第二水平周期hp2的第四值cnt4。因此，时钟信号clk的频率变化可以反映在第四值cnt4中，并且目标第二水平周期refhp2与实际产生的第二水平周期hp2之间的偏差可以显著减小。图11是包括在显示器驱动设备中的第三计数器400的框图。第三计数器400可以使用时钟信号clk对第一水平周期hp1进行计数以产生第三值cnt3。参考图11，第三计数器400可以包括第一水平周期计数器410、第一滤波器420、第二滤波器430、加法器440、延迟单元450和平均计算器460。第一水平周期计数器410可以接收第一水平同步信号hsync1和时钟信号clk。第一水平同步信号hsync1可以是由连接到显示器驱动设备以与其通信的处理器发送的信号，并且可以具有第一水平周期hp1。时钟信号clk可以是由显示器驱动设备的内部振荡器产生的信号，并且可以具有预定频率。第一水平周期计数器410可以使用时钟信号clk对第一水平周期hp1进行计数以产生计数值cnt。第一滤波器420和第二滤波器430中的每一个可以将计数值cnt与第一参考值和第二参考值进行比较。在示例实施例中，第一滤波器420可以对大于第一参考值(上限参考值)的计数值cnt进行滤波，并且第二滤波器420可以对小于第二参考值(下限参考值)的计数值cnt进行滤波。加法器440和延迟单元450可以计算已经通过第一滤波器420和第二滤波器430的计数值cnt的累加和。平均计算器460可以计算由加法器440和延迟单元450计算出的计数值cnt的累加和的平均值，并且可以将计算出的平均值作为第三值cnt3输出。当使用时钟信号clk对仅一个第一水平周期hp1进行计数时，可能发生相对大的误差。根据示例实施例的第三计数器400可以使用时钟信号clk对多个第一水平周期hp1进行计数，并且可以将第一水平周期hp1的计数值的平均值用作第三值cnt3。另外，第三计数器400可以通过对通过使用时钟信号clk对第一水平周期hp1进行计数而产生的计数值cnt中的大于第一参考值或小于第二参考值的计数值cnt进行滤波来减少计算中的误差。在示例实施例中，第一水平周期计数器410可以使用时钟信号clk分别对1000个连续的第一水平周期hp1进行计数，以产生1000个计数值cnt。第一滤波器420和第二滤波器430可以在1000个计数值cnt中对大于第一参考值或小于第二参考值的cnt值进行滤波。例如，当存在大于第一参考值的10个计数值cnt并且存在小于第二参考值的5个计数值cnt时，平均计算器460可以计算已经通过第一滤波器420和第二滤波器430的985个计数值cnt之和的平均值作为第三值cnt3。图12至图14是示出了根据示例实施例的显示器驱动设备的操作的图。在图12至图14所示的示例实施例中，显示器驱动设备可以使用与由外部处理器发送的第一水平同步信号hsync1不同的第二水平同步信号hsync2来驱动显示器面板。第二水平周期hp2可以比第一水平周期hp1更长，并且因此显示器面板的亮度偏差可以显著减小。首先参考图12，显示器驱动设备可以针对第二垂直同步信号vsync2的每一个周期对第二水平周期hp2进行计算并更新一次。例如，显示器驱动设备可以针对一个第二垂直周期vp2计算水平周期，并且可以将计算出的水平周期用作针对后续的第二垂直周期vp2的第二水平周期hp2。在图12所示的示例性实施例中，由显示器驱动设备的内部振荡器产生的第二时钟信号clk2的频率可能不是恒定的。参考图12，针对在t1和t2之间的第一操作时间501计算的水平周期h2可以用作t2之后的第二水平周期hp2，在t2时后续的第二垂直周期vp2开始。另外，针对在t2和t3之间的第二操作时间502计算出的水平周期h3可以用作在t3之后的第二水平周期hp2，在t3时后续的第二垂直周期vp2开始。因此，在图12所示的示例实施例中，第二水平周期hp2被更新的时间可以与第二垂直周期vp2的开始时间一致。与图12示出的示例性实施例中不同，当水平周期的计算完成时，第二水平周期hp2可以被更新为新的值。参考图13，针对第一操作时间503计算的水平周期h1可以用作从t1开始的第二水平周期hp2，在t1时第一操作时间503结束。另外，针对第二操作时间504计算的水平周期h2可以用作从t2开始的第二水平周期hp2，在t2时第二操作时间504结束。因此，在图13所示的示例实施例中，更新第二水平周期hp2的时间可以与第二垂直周期vp2的开始时间不一致。根据示例实施例的显示器驱动设备可以实时地计算第二水平周期hp2。参考图14，显示器驱动设备可以针对第一操作时间510计算第二水平周期hp2。第一操作时间510可以包括第一区间511至第五区间515。针对第一区间511计算出的水平周期h1-1可以同时用作紧接在第一区间511结束之后的第二水平周期hp2。类似地，分别针对第二区间512至第五区间515计算的水平周期h1-2至h1-5中的每一个可以同时用作第二区间512至第五区间515中的每一个结束之后的第二水平周期hp2。针对第五区间515计算的水平周期h1-5可以继续用作第二水平周期hp2，直到第二操作时间520(随后的操作时间)开始为止。根据图14所示的示例实施例，显示器驱动设备的计算复杂度可以增加超过图12和13所示的示例实施例中的显示器驱动设备的计算复杂度。相反，由于第二水平周期hp2被实时更新，所以显示器驱动设备的内部振荡器产生的第二时钟信号clk2的频率变化可以在第二水平周期hp2中被快速反映。因此，根据第二时钟信号clk2的频率变化的第二水平周期hp2中的误差可以显著减小，并且相应地，显示器面板的亮度偏差可以减小。图15和图16是示出了根据示例实施例的显示器驱动设备的操作的图。首先参考图15，处理器可以产生具有第一垂直周期vp1的第一垂直同步信号vsyncl和具有第一水平周期hp1的第一水平同步信号hsync1，并且可以将第一垂直同步信号vsync1和第一水平同步信号hsync1与第一图像数据data1一起发送到显示器驱动设备。响应于具有第二垂直周期vp2的第二垂直同步信号vsync2和具有第二水平周期hp2的第二水平同步信号hsync2，显示器驱动设备可以将第二图像数据data2输入到显示器面板的像素。在示例实施例中，第一垂直周期vp1和第二垂直周期vp2可以彼此相等。第一水平周期hp1可以短于或等于第二水平周期hp2。在图15示出的示例性实施例中，第一垂直周期vp1可以包括第一垂直后沿时段vbp1、第一垂直有效时段vact1和第一垂直前沿时段vfp1。第二垂直周期vp2可以包括第二垂直后沿时段vbp2、第二垂直有效时段vact2和第二垂直前沿时段vfp2。第二垂直后沿时段vbp2可以长于或等于第一垂直后沿时段vbp1。因此，处理器开始发送第一图像数据data1的时间t4可以等于显示器驱动设备开始将第二图像数据data2输入到像素的时间t5，或者可以在t5之前到达。在示例实施例中，当处理器将第一垂直后沿时段vbp1设置为较长时，处理器开始发送第一图像数据data1的时间可以晚于显示器驱动设备向像素输入第二图像数据data2的时间。这里，用于显示准确图像的数据可以不被输入到像素。因此，在示例实施例中，当第一垂直后沿时段vbp1被设置为长于特定参考时间时，显示器驱动设备可以将第一垂直同步信号vsync1延迟预定时间，以产生垂直同步信号。在下文中，将参考图16来提供描述。在图16中所示的示例性实施例中，第一垂直后沿时段vbp1可以比图15所示的示例性实施例中的第一垂直后沿时段vbp1更长。因此，类似于图15所示的示例性实施例，当第一垂直同步信号vsync1用作第二垂直同步信号vsync2时，处理器开始发送第一图像数据data1的时间t4可以晚于显示器驱动设备开始将第二图像数据data2输入到像素的时间t5。结果，可能不能在显示设备上显示期望的准确图像。参考图16，当第一垂直后沿时段vbp1长于预定参考时间时，显示器驱动设备可以将第一垂直同步信号vsync1延迟预定延迟时间td，以产生第三垂直同步信号vsync3，并且可以响应于第三垂直同步信号vsync3向像素输入第二图像数据data2。这里，包括在第三垂直同步信号vsync3中的延迟时间td和第三垂直后沿时段vbp3之总可以比第一垂直后沿时段vbp1长。在示例实施例中，延迟时间td可以等于第一垂直后沿时段vbp1。在示例实施例中，当第一垂直后沿时段vbp1长于显示器驱动设备所需的垂直后沿时段时，显示器驱动设备可以将第一垂直同步信号vsync1延迟延迟时间td，以产生第三垂直同步信号vsync3。通过在第一垂直同步信号vsync1中反映延迟时间td以产生第三垂直同步信号vsync3，显示器驱动设备响应于第三垂直同步信号vsync3开始将第二图像数据data2输入到像素的时间t6可以晚于处理器开始将第一图像数据data1发送到显示器驱动设备的时间t4到达。因此，当处理器将第一垂直后沿时段vbpl设置为足够长时，可以防止可以在显示设备上发生的图像显示中的错误。图17是根据示例实施例的包括显示设备的电子设备1000的框图。参考图17，根据示例实施例的电子设备1000可以包括显示器1010、存储器1020、通信模块1030、传感器模块1040和处理器1050。电子设备1000可以包括电视、台式计算机等、以及诸如智能电话、平板个人计算机(pc)、膝上型计算机等的移动设备。诸如显示器1010、存储器1020、通信模块1030、传感器模块1040、处理器1050等的组件可以通过总线1060彼此进行通信。显示器1010可以包括显示器驱动设备和显示器面板。在示例实施例中，显示器驱动设备可以使用处理器1050通过总线1060发送的垂直同步信号和水平同步信号来驱动显示器面板。显示器驱动设备可以产生具有比水平同步信号的周期更长的周期的新的水平同步信号，并且可以使用新产生的水平同步信号来驱动显示器面板。因此，显示器驱动设备可以确保足够的时间量以将图像数据输入到显示器面板的像素，从而显著减小显示器1010的亮度偏差。如上所述，根据本发明构思的示例实施例，显示器驱动设备可以通过根据操作条件产生具有与从外部处理器接收到的定时信号的周期不同的周期的定时信号来驱动面板。因此，显示器驱动设备可以确保将图像数据输入到面板的每个像素所需的足够的时间量。因此，面板的亮度偏差可以显著降低。虽然以上已经示出并描述了示例实施例，但是本领域技术人员将清楚的是，在不脱离由所附权利要求限定的本发明构思的范围的情况下，可以进行修改和改变。当前第1页12