本实用新型涉及显示驱动技术领域，尤其涉及一种移位寄存器电路、GOA电路和显示装置。
背景技术：
手机及平板电脑所用液晶显示屏集成触控功能，已成为中小尺寸面板设计比较流行的方式，而中小尺寸液晶显示屏的栅极驱动电路普遍采用GOA(Gate On Array，阵列基板行驱动，将栅极驱动电路制作在阵列基板上)的方式；如果在触控阶段GOA电路输出栅极驱动信号将会严重干扰触控功能的实现，降低触控的灵敏度，甚至导致触控功能失效。现有技术或在先使用中较长使用在触控阶段强制将栅极信号输出端信号拉低，但此时GOA电路仍处于工作状态，增加了GOA电路及显示面板的整体功耗。
技术实现要素：
本实用新型的主要目的在于提供一种移位寄存器电路、GOA电路和显示装置现有技术中较长使用在触控阶段强制将栅极信号输出端信号拉低，但此时GOA电路仍处于工作状态，增加了GOA电路及显示面板的整体功耗的问题。
为了达到上述目的，本实用新型提供了一种移位寄存器电路，包括移位寄存器单元，所述移位寄存器单元的输出端与栅极驱动信号线连接；所述移位寄存器单元包括上拉节点、下拉节点、充放电模块、上拉节点控制模块、下拉节点控制模块和输出模块；所述上拉节点控制模块与所述上拉节点连接，所述下拉节点控制模块分别与所述上拉节点和所述下拉节点连接，所述充放电模块分别与所述上拉节点和所述移位寄存器单元的输出端连接，所述输出模块分别与所述上拉节点、所述下拉节点和所述移位寄存器单元的输出端连接；所述移位寄存器电路还包括：
触控电位控制单元，分别与触控电位控制端、所述移位寄存器单元的输出端、所述上拉节点、所述下拉节点和低电平输出端连接，用于在触控阶段在所述触控电位控制端的控制下，控制所述移位寄存器单元的输出端、所述上拉节点和所述下拉节点都与低电平输出端连接。
实施时，所述触控电位控制单元包括：
第一触控电位控制晶体管，第一极与所述触控电位控制端连接，第二极与所述低电平输出端连接，第三极与所述移位寄存器单元的输出端连接；
第二触控电位控制晶体管，第一极与所述触控电位控制端连接，第二极与所述低电平输出端连接，第三极与所述上拉节点连接；以及，
第三触控电位控制晶体管，第一极与所述触控电位控制端连接，第二极与所述下拉节点连接，第三极与所述低电平输出端连接。
实施时，所述第一触控电位控制晶体管、所述第二触控电位控制晶体管、所述第三触控电位控制晶体管都为n型晶体管，所述触控电位输出端用于在所述触控阶段输出高电平，并在显示阶段输出低电平；或者，所述第一触控电位控制晶体管、所述第二触控电位控制晶体管、所述第三触控电位控制晶体管都为p型晶体管，所述触控电位输出端用于在所述触控阶段输出低电平，并在显示阶段输出高电平。
实施时，所述输出模块还分别与第一时钟信号输出端和低电平输出端连接；
所述充放电模块的第一端与所述上拉节点连接，所述充放电模块的第二端与所述移位寄存器单元的输出端连接；
所述上拉节点控制模块包括输入复位子模块和上拉节点控制子模块，所述下拉节点控制模块包括第一下拉节点控制子模块和第二下拉节点控制子模块，其中，
所述输入复位子模块分别与第一扫描控制端、第二扫描控制端、第一扫描电平端、第二扫描电平端和所述上拉节点连接；
所述上拉节点控制子模块分别与所述上拉节点、所述下拉节点和所述低电平输出端连接；
所述第一下拉节点控制子模块分别与所述第一扫描电平端、所述第二扫描电平端、第二时钟信号输出端、第三时钟信号输出端、高电平输出端、所述下拉节点和下拉控制节点连接，用于在正向扫描时在所述第一扫描电平端的控制下控制所述下拉控制节点与所述第二时钟信号输出端连接，并当所述第二时钟信号输出端输出高电平时控制所述下拉节点与所述高电平输出端连接，在反向扫描时在所述第二扫描电平端的控制下控制所述下拉控制节点与所述第三时钟信号输出端连接，并当所述第三时钟信号输出端输出高电平时控制所述下拉节点与所述高电平输出端连接；
所述第二下拉节点控制子模块分别与所述上拉节点、所述下拉节点和所述低电平输出端连接。
实施时，所述第一下拉节点控制子模块包括：
第一下拉节点控制晶体管，第一极与所述第一扫描电平端连接，第二极与所述第二时钟信号输出端连接，第二极与所述下拉控制节点连接；
第二下拉节点控制晶体管，第一极与所述第二扫描电平端连接，第二极与所述下拉控制节点连接，第三极与所述第三时钟信号输出端连接；以及，
第三下拉节点控制晶体管，第一极与所述下拉控制节点连接，第二极与所述高电平输出端连接，第三极与所述下拉节点连接。
实施时，在正向扫描时，所述第一扫描控制端为输入端，所述第二扫描控制端为复位端，所述第一扫描电平端为高电平输出端，所述第二扫描电平端为低电平输出端；在反向扫描时，所述第一扫描控制端为复位端，所述第二扫描电平端为输入端，所述第一扫描电平端为低电平输出端，所述第二扫描电平端为高电平输出端；
所述输入复位子模块用于在输入阶段在输入端的控制下控制所述上拉节点的电位为高电平，在复位阶段在复位端的控制下控制所述上拉节点的电位为低电平。
实施时，所述输入复位子模块包括：
第一扫描晶体管，第一极与所述第一扫描控制端连接，第二极与所述第一扫描电平端连接，第三极与所述上拉节点连接；以及，
第二扫描晶体管，第一极与所述第二扫描控制端连接，第二极与所述上拉节点连接，第三极与所述第二扫描电平端连接。
实施时，所述输出模块用于当所述上拉节点的电位为高电平时控制所述移位寄存器单元的输出端与所述第一时钟信号输出端连接，当所述下拉节点的电位为高电平时控制所述移位寄存器单元的输出端与所述低电平输出端连接；
所述第二下拉节点控制子模块用于当所述上拉节点的电位为高电平时控制所述下拉节点与所述低电平输出端连接；
所述上拉节点控制子模块用于当所述下拉节点的电位为高电平时控制所述上拉节点与所述低电平输出端连接。
实施时，所述输出模块包括：第一上拉晶体管，第一极与所述高电平输出端连接，第二极所述上拉节点连接；
第二上拉晶体管，第一极与所述第一上拉晶体管的第二极连接，第二极与所述移位寄存器单元的输出端连接，第三极与所述第一时钟信号输出端连接；以及，
下拉晶体管，第一极与所述下拉节点连接，第二极与所述低电平输出端连接，第三极与所述移位寄存器单元的输出端连接；
所述第二下拉节点控制子模块包括：第四下拉节点控制晶体管，第一极与所述上拉节点连接，第二极与所述下拉节点连接，第三极与所述低电平输出端连接；以及，
下拉节点控制电容，第一端与所述低电平输出端连接，第二端与所述下拉节点连接；
所述上拉节点控制子模块包括：上拉节点控制晶体管，第一极与所述下拉节点连接，第二极与所述低电平输出端连接，第三极与所述上拉节点连接；
所述充放电模块包括：存储电容，第一端与所述上拉节点连接，第二端与所述移位寄存器单元的输出端连接。
本实用新型还提供了一种GOA电路，包括多个级联的上述的移位寄存器电路。
本实用新型还提供了一种显示装置，包括上述的栅极驱动电路。
与现有技术相比，本实用新型所述的移位寄存器电路、GOA电路和显示装置通过采用触控电位控制单元在触控阶段将移位寄存器单元的输出端输出的栅极驱动信号、上拉节点的电位和下拉节点的电位都拉低为低电平，从而不仅使得GOA电路不会输出栅极驱动信号，也使得移位寄存器单元不处于工作状态，降低GOA电路及显示面板的整体功耗，提高触控的精确性。
附图说明
图1是本实用新型实施例所述的移位寄存器单元的结构图；
图2是本实用新型另一实施例所述的移位寄存器单元的结构图；
图3是本实用新型又一实施例所述的移位寄存器单元的结构图；
图4是本实用新型所述的移位寄存器单元的一具体实施例的电路图；
图5是本实用新型如图4所示的移位寄存器单元的具体实施例的工作时序图。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
本实用新型所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件。在本实用新型实施例中，将栅极称为第一极，为区分晶体管除栅极之外的两极，将另外两极分别称为第二极、第三极。在实际操作时，所述第二极可以为漏极，所述第三极可以为源极；或者，所述第二极可以为源极，所述第三极可以为漏极。
如图1所示，本实用新型实施例所述的移位寄存器电路，包括移位寄存器单元10，所述移位寄存器单元10的输出端OUT_N与栅极驱动信号线(图1中未示出)连接；所述移位寄存器单元包括上拉节点PU、下拉节点PD、充放电模块、上拉节点控制模块、下拉节点控制模块和输出模块(图1中未示出所述充放电模块、上拉节点控制模块、下拉节点控制模块和输出模块)；所述上拉节点控制模块与所述上拉节点PU连接，所述下拉节点控制模块分别与所述上拉节点PU和所述下拉节点PD连接，所述充放电模块分别与所述上拉节点PU和所述移位寄存器单元的输出端OUT_N连接，所述输出模块分别与所述上拉节点PU、所述下拉节点PD和所述移位寄存器单元的输出端OUT_N连接；所述移位寄存器电路还包括：
触控电位控制单元11，分别与触控电位控制端EN、所述移位寄存器单元10的输出端OUT_N、所述上拉节点PU、所述下拉节点PD和输出低电平VGL的低电平输出端连接，用于在触控阶段在所述触控电位控制端EN的控制下，控制所述移位寄存器单元10的输出端OUT_N、所述上拉节点PU和所述下拉节点PD都与所述输出低电平VGL的低电平输出端连接。
本实用新型实施例所述的移位寄存器单元通过采用触控电位控制单元11在触控阶段将移位寄存器单元10的输出端OUT_N输出的栅极驱动信号、上拉节点PU的电位和下拉节点PD的电位都拉低为低电平，从而不仅使得GOA电路不会输出栅极驱动信号，也使得移位寄存器单元不处于工作状态，降低GOA电路及显示面板的整体功耗，提高触控的精确性。
为了提高触控的精准性，在触控阶段栅极驱动信号需保持低电平，也即在触控阶段移位寄存器电路处于锁定状态，即上拉节点电位、下拉节点电位处于拉低状态，降低了栅极驱动电路(所述栅极驱动电路包括多级移位寄存器电路)及显示面板的整体功耗。
如图2所示，所述移位寄存器单元10包括上拉节点PU、下拉节点PD、充放电模块21、上拉节点控制模块22、下拉节点控制模块23和输出模块24；
所述上拉节点控制模块22与所述上拉节点PU连接；
所述下拉节点控制模块23分别与所述上拉节点PU和所述下拉节点PD连接；
所述充放电模块21分别与所述上拉节点PU和所述移位寄存器单元的输出端OUT_N连接；
所述输出模块24分别与所述上拉节点PU、所述下拉节点PD和所述移位寄存器单元的输出端OUT_N连接。
具体的，所述触控电位控制单元可以包括：
第一触控电位控制晶体管，第一极与所述触控电位控制端连接，第二极与所述低电平输出端连接，第三极与所述移位寄存器单元的输出端连接；
第二触控电位控制晶体管，第一极与所述触控电位控制端连接，第二极与所述低电平输出端连接，第三极与所述上拉节点连接；以及，
第三触控电位控制晶体管，第一极与所述触控电位控制端连接，第二极与所述下拉节点连接，第三极与所述低电平输出端连接。
在具体实施时，所述第一触控电位控制晶体管、所述第二触控电位控制晶体管、所述第三触控电位控制晶体管都为n型晶体管，所述触控电位输出端用于在所述触控阶段输出高电平，并在显示阶段输出低电平；或者，所述第一触控电位控制晶体管、所述第二触控电位控制晶体管、所述第三触控电位控制晶体管都为p型晶体管，所述触控电位输出端用于在所述触控阶段输出低电平，并在显示阶段输出高电平。
在实际操作时，所述第一极可以为栅极，所述第二极可以为源极，所述第三极可以为漏极；或者，所述第一极可以为栅极，所述第二极可以为漏极，所述第三极可以为源极。
如图3所示，在本实用新型实施例所述的移位寄存器单元中，所述触控电位控制单元可以包括：
第一触控电位控制晶体管MTC1，栅极与所述触控电位控制端EN连接，源极与所述移位寄存器单元10的输出端OUT_N连接，漏极与所述输出低电平VGL的低电平输出端连接；
第二触控电位控制晶体管MTC2，栅极与所述触控电位控制端EN连接，源极与所述输出低电平VGL的低电平输出端连接，漏极与所述上拉节点PU连接；以及，
第三触控电位控制晶体管MTC3，栅极与所述触控电位控制端EN连接，源极与所述下拉节点PD连接，漏极与所述输出低电平VGL的低电平输出端连接。
在实际操作时，在触控阶段，EN输出高电平，使得MTC1、MTC2和MTC3都导通，使得OUT_N、PU和PN都接入低电平VGL。
具体的，输出模块，还分别与所述上拉节点、所述下拉节点、第一时钟信号输出端、低电平输出端和所述移位寄存器单元的输出端连接；
所述充放电模块的第一端与所述上拉节点连接，所述充放电模块的第二端与所述移位寄存器单元的输出端连接；
所述上拉节点控制模块包括输入复位子模块和上拉节点控制子模块；所述下拉节点控制模块包括第一下拉节点控制子模块和第二下拉节点控制子模块；
所述输入复位子模块分别与第一扫描控制端、第二扫描控制端、第一扫描电平端、第二扫描电平端和所述上拉节点连接；
所述上拉节点控制子模块分别与所述上拉节点、所述下拉节点和所述低电平输出端连接；
第一下拉节点控制子模块分别与所述第一扫描电平端、所述第二扫描电平端、第二时钟信号输出端、第三时钟信号输出端、输出高电平的高电平输出端、所述下拉节点和下拉控制节点连接，用于在正向扫描时在所述第一扫描电平端的控制下控制所述下拉控制节点与所述第二时钟信号输出端连接，并当所述第二时钟信号输出端输出高电平时控制所述下拉节点与所述高电平输出端连接，在反向扫描时在所述第二扫描电平端的控制下控制所述下拉控制节点与所述第三时钟信号输出端连接，并当所述第三时钟信号输出端输出高电平时控制所述下拉节点与所述高电平输出端连接；
所述第二下拉节点控制子模块分别与所述上拉节点、所述下拉节点和所述低电平输出端连接。
具体的，所述第一下拉节点控制子模块可以包括：
第一下拉节点控制晶体管，第一极与所述第一扫描电平端连接，第二极与所述第二时钟信号输出端连接，第二极与所述下拉控制节点连接；
第二下拉节点控制晶体管，第一极与所述第二扫描电平端连接，第二极与所述下拉控制节点连接，第三极与所述第三时钟信号输出端连接；以及，
第三下拉节点控制晶体管，第一极与所述下拉控制节点连接，第二极与所述高电平输出端连接，第三极与所述下拉节点连接。
在具体实施时，在正向扫描时，所述第一扫描控制端为输入端，所述第二扫描控制端为复位端，所述第一扫描电平端为高电平输出端，所述第二扫描电平端为低电平输出端；在反向扫描时，所述第一扫描控制端为复位端，所述第二扫描电平端为输入端，所述第一扫描电平端为低电平输出端，所述第二扫描电平端为高电平输出端；
所述输入复位子模块用于在输入阶段在输入端的控制下控制所述上拉节点的电位为高电平，在复位阶段在复位端的控制下控制所述上拉节点的电位为低电平。
具体的，所述输入复位子模块可以包括：
第一扫描晶体管，第一极与所述第一扫描控制端连接，第二极与所述第一扫描电平端连接，第三极与所述上拉节点连接；
第二扫描晶体管，第一极与所述第二扫描控制端连接，第二极与所述上拉节点连接，第三极与所述第二扫描电平端连接。
具体的，所述输出模块用于当所述上拉节点的电位为高电平时控制所述移位寄存器单元的输出端与所述第一时钟信号输出端连接，当所述下拉节点的电位为高电平时控制所述移位寄存器单元的输出端与所述低电平输出端连接；
所述第二下拉节点控制子模块用于当所述上拉节点的电位为高电平时控制所述下拉节点与所述低电平输出端连接；
所述上拉节点控制子模块用于当所述下拉节点的电位为高电平时控制所述上拉节点与所述低电平输出端连接。
具体的，所述输出模块可以包括：
第一上拉晶体管，第一极与所述高电平输出端连接，第二极所述上拉节点连接；
第二上拉晶体管，第一极与所述第一上拉晶体管的第二极连接，第二极与所述移位寄存器单元的输出端连接，第三极与所述第一时钟信号输出端连接；以及，
下拉晶体管，第一极与所述下拉节点连接，第二极与所述低电平输出端连接，第三极与所述移位寄存器单元的输出端连接；
所述第二下拉节点控制模块可以包括：
第四下拉节点控制晶体管，第一极与所述上拉节点连接，第二极与所述下拉节点连接，第三极与所述低电平输出端连接；以及，
下拉节点控制电容，第一端与所述低电平输出端连接，第二端与所述下拉节点连接；
所述上拉节点控制子模块可以包括：上拉节点控制晶体管，第一极与所述下拉节点连接，第二极与所述低电平输出端连接，第三极与所述上拉节点连接；
所述充放电模块可以包括：存储电容，第一端与所述上拉节点连接，第二端与所述移位寄存器单元的输出端连接。
下面通过一具体实施例来说明本实用新型所述的移位寄存器单元。
如图4所示，本实用新型所述的移位寄存器单元的一具体实施例包括移位寄存器单元和触控电位控制单元；
所述触控电位控制单元包括：
第一触控电位控制晶体管MTC1，栅极与触控电位控制端EN连接，源极与输出低电平VGL的低电平输出端连接，漏极与所述移位寄存器单元的输出端OUT_N连接；
第二触控电位控制晶体管MTC2，栅极与所述触控电位控制端EN连接，源极与所述输出低电平VGL的低电平输出端连接，漏极与所述上拉节点PU连接；以及，
第三触控电位控制晶体管MTC3，栅极与所述触控电位控制端EN连接，源极与所述下拉节点PD连接，漏极与所述输出低电平VGL的低电平输出端连接；
所述移位寄存器单元包括上拉节点PU、下拉节点PD、输入复位子模块、输出模块，第一下拉节点控制子模块、充放电模块、第二下拉节点控制子模块和上拉节点控制子模块，其中，
所述第一下拉节点控制子模块包括：
第一下拉节点控制晶体管MDC1，栅极与第一扫描电平端CN连接，源极与第二时钟信号输出端CK2连接，第二极与下拉控制节点PDCN连接；
第二下拉节点控制晶体管MDC2，栅极与第二扫描电平端CNB连接，源极与所述下拉控制节点PDCN连接，漏极与第三时钟信号输出端CK3连接；以及，
第三下拉节点控制晶体管MDC3，栅极与所述下拉控制节点PDCN连接，源极与输出高电平VGH的高电平输出端连接，漏极与所述下拉节点PD连接；
所述输入复位子模块包括：
第一扫描晶体管MS1，栅极与输入端OUT_N-1连接，源极与所述第一扫描电平端CN连接，漏极与所述上拉节点PU连接；
第二扫描晶体管MS2，栅极与复位端OUT_N+1连接，源极与所述上拉节点PU连接，漏极与所述第二扫描电平端CNB连接；
所述输出模块包括：
第一上拉晶体管MU1，栅极与输出高电平VGH的高电平输出端连接，漏极所述上拉节点PU连接；以及，
第二上拉晶体管MU2，栅极与所述第一上拉晶体管MU1的漏极连接，源极与所述移位寄存器单元的输出端OUT_N连接，漏极与第一时钟信号输出端CK1连接；以及，
下拉晶体管MD，栅极与所述下拉节点PD连接，源极与输出低电平VGL的低电平输出端连接，漏极与所述移位寄存器单元的输出端OUT_N连接；
所述第二下拉节点控制子模块包括：第四下拉节点控制晶体管MDC4，栅极与所述上拉节点PU连接，源极与所述下拉节点PD连接，漏极与输出低电平VGL的低电平输出端连接；以及，
下拉节点控制电容Cdc，第一端与输出低电平VGL的低电平输出端连接，第二端与所述下拉节点PD连接；
所述上拉节点控制子模块包括：上拉节点控制晶体管MUC，栅极与所述下拉节点PD连接，源极与输出低电平VGL的低电平输出端连接，漏极与所述上拉节点PU连接；
所述充放电模块包括：存储电容Cs，第一端与所述上拉节点PU连接，第二端与所述移位寄存器单元的输出端OUT_N连接。
在本实用新型如图4所示的移位寄存器电路的具体实施例中，CN输出高电平，CNB输出低电平。
如图5所示，本实用新型如图4所示的移位寄存器电路的具体实施例在工作时，
在第一阶段T1，即输入阶段，OUT_N-1输出高电平，MS1导通，PU的电位升高，MD4导通，PD的电位被拉低，为Cs充电；
在第二阶段T2，即输出阶段，MS1关闭，由于Cs的自举作用，PU的电位继续上升，MU2导通，OUT_N输出高电平，PD的电位仍处于拉低状态；
在第三阶段T3，即复位阶段，MS2导通，PU的电位被拉低，由于CK2输出高电平，因此PDCN的电位为高电平，MDC3导通，PD的电位被拉高，MDC4和MD都导通，PU的电位和OUT_N输出的栅极驱动信号被拉低，为Cdc充电；
在第四阶段T4，即触控阶段，EN输出高电平，MTC1、MTC2和MTC3都导通，OUT_N输出的栅极驱动信号、PU的电位和PD的电位都被拉低，不仅增加了触控的灵敏度而且降低了显示面板的功耗。
本实用新型实施例所述的GOA电路包括多个级联的上述的移位寄存器电路。
本实用新型实施例所述的显示装置包括上述的栅极驱动电路。
以上所述是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。