用于驱动显示面板的设备和方法与流程

本申请要求2018年2月22日提交的日本专利申请no.2018-29464的优先权，其公开通过引用以其整体并入本文中。

本公开涉及显示驱动器和显示设备。

背景技术：

配置成驱动诸如液晶显示器（lcd）面板或有机发光二极管（oled）显示面板之类的显示面板的显示驱动器可以被配置成驱动源极线，其也可以被称为信号线或数据线。显示驱动器通常设计为以高刷新率显示图像。

技术实现要素：

在一个或多个实施例中，显示驱动器包括数模转换器（dac），其被配置成输出对应于图像数据的灰度电压；源极放大器，其被配置成驱动显示面板的源极线，以及连接在dac和源极放大器之间的缓冲器。缓冲器包括nmos晶体管，所述nmos晶体管具有供应有灰度电压的栅极和连接到电源的漏极。缓冲器被配置成向源极放大器的输入端子供应取决于流过nmos晶体管的电流的电流。

在一个或多个实施例中，显示设备包括显示面板，该显示面板包括源极线和被配置成驱动显示面板的显示驱动器。显示驱动器包括数模转换器（dac），其被配置成输出对应于图像数据的灰度电压；源极放大器，其被配置成驱动显示面板的源极线；以及连接在dac和源极放大器之间的缓冲器。缓冲器包括nmos晶体管，所述nmos晶体管具有供应有灰度电压的栅极和连接到电源的漏极。缓冲器被配置成向源极放大器的输入端子供应取决于流过nmos晶体管的电流的电流。

在一个或多个实施例中，一种驱动显示面板的方法包括：输出对应于图像数据的灰度电压，向源极放大器的输入端子供应取决于流过nmos晶体管的电流的电流，所述nmos晶体管具有供应有灰度电压的栅极和连接到电源的漏极，以及利用源极放大器驱动显示面板的源极线。

附图说明

为了以其可以详细理解本公开的以上记载的特征的方式，可参考实施例对以上概述的本公开进行更具体的描述，在附图中图示了所述实施例中的一些。然而要注意的是，附图仅图示本公开的一些实施例，并且因此不要被认为是其范围的限制，因为本公开可容许其它等同有效的实施例。

图1是图示了根据一个或多个实施例的显示设备的示例配置的框图。

图2是图示了根据一个或多个实施例的源极驱动器电路的示例配置的电路图。

图3是图示了根据一个或多个实施例的源极放大器的示例配置的电路图。

图4是图示了根据一个或多个实施例的缓冲器的示例配置的电路图。

图5是图示了根据一个或多个实施例的缓冲器的示例操作的时序图。

图6是图示了根据可替换实施例的缓冲器的示例配置的电路图。

图7是图示了根据可替换实施例的缓冲器的示例配置的电路图。

图8是图示了根据可替换实施例的缓冲器的示例配置的电路图。

具体实施方式

在下文中，参考附图给出了对本公开的实施例的描述。在附图中，相同或相似的部件可以由相同或对应的参考标号表示。可以将后缀附连到参考标号以将相同的部件彼此区分。

在一个或多个实施例中，如图1中图示的那样，显示设备100包括显示面板1和显示驱动器2。在一个或多个实施例中，显示设备100被配置成基于从主机3接收的图像数据din来在显示面板1上显示图像。

在一个或多个实施例中，显示面板1包括栅极线4、源极线5、像素电路6和栅极驱动器电路7。在一个或多个实施例中，每个像素电路6设置在对应的栅极线4和源极线5的交叉点处，并且用作显示面板1的像素的子像素。当液晶显示器（lcd）面板用作显示面板1时，每个像素电路6可包括像素电极、选择晶体管和存储电容器。当有机发光二极管（oled）显示面板用作显示面板1时，每个像素电路6可包括发光元件、选择晶体管和存储电容器。取决于像素电路6的配置，显示面板1可以附加地包括除栅极线4和源极线5之外的各种线。

在一个或多个实施例中，显示驱动器2包括分别连接到显示面板1的源极线5的源极输出s1到s（2n）。在一个或多个实施例中，显示驱动器2被配置成基于从主机3接收的图像数据din来驱动源极线5。显示驱动器2可以包括接口11、图像ip核12和源极驱动器电路13。在一个或多个实施例中，接口11被配置成将从主机3接收的图像数据din传输到图像ip核12。在一个或多个实施例中，图像ip核12对图像数据din执行期望的图像处理。在一个或多个实施例中，源极驱动器电路13被配置成基于从图像ip核12输出的图像数据来驱动显示面板1的源极线5。

在一个或多个实施例中，如图2中图示的那样，源极驱动器电路13包括灰度电压生成器电路21、灰度电压线221至22m、数模转换器（dac）231至232n和源极放大器241至242m。在图2中，图例“d1”至“d2n”分别表示与源极输出s1至s（2n）相关联的图像数据。

在一个或多个实施例中，灰度电压生成器电路21被配置成生成分别与图像数据d1至d2n的允许的灰度值相关联的灰度电压v1至vm，并经由灰度电压线221至22m将灰度电压v1至vm供应给dac231至232n。在一个或多个实施例中，灰度电压v1至vm具有彼此不同的电压电平。

在一个或多个实施例中，dac231至232n被配置成基于图像数据d1至d2n中描述的灰度值来选择经由灰度电压线221至22m接收的灰度电压v1至vm，并输出选择的灰度电压。在一个或多个实施例中，每个dac23i被配置成作为选择器操作，该选择器基于图像数据di中描述的灰度值选择灰度电压线221至22m中的两个并且将所选择的两个灰度电压线22连接至其输出端子。在一个或多个实施例中，每个dac23i本身未能具有驱动能力。

源极放大器241至242n被配置成基于由dac231至232n选择的灰度电压来驱动源极输出s1至s（2n）。在一个或多个实施例中，每个源极放大器24i具有两个输入，并被配置成基于供应给两个输入的电压来驱动源极输出si。

如图3中图示的那样，在一个或多个实施例中，每个源极放大器24i可以包括两个输入端子31、32；两个输入级33、34；中间和输出级以及输出端子36。在图3中，中间和输出级总地由标号35表示。

在一个或多个实施例中，输入级33包括pmos晶体管mp11、mp12；nmos晶体管mn11、mn12和恒定电流源37和38。在一个或多个实施例中，pmos晶体管mp11和mp12的源极通常连接到恒定电流源37并且其漏极通常连接到中间级。在一个或多个实施例中，pmos晶体管mp11具有连接到输入端子31的栅极，并且pmos晶体管mp12具有连接到输出端子36的栅极。在一个或多个实施例中，输入级34被类似于输入级33配置，除了pmos晶体管mp11和nmos晶体管mn11连接到输入端子32。

在一个或多个实施例中，中间和输出级35被配置成基于图像数据di的较低位di_low和分别供应给输入端子31和32的输入电压vin1和vin2来输出输出电压vout。在一个或多个实施例中，供应给输入端子32的输入电压vin2可以高于供应给输入端子31的输入电压vin1，并且中间和输出级35可以被配置成基于图像数据di的较低位di_low来输出输出电压vout，使得输出电压vout的范围从输入电压vin1到输入电压vin2。

在一个或多个实施例中，每个源极放大器24i的输入端子31的电容近似为输入级33的pmos晶体管mp11和nmos晶体管mn11的栅极电容cp和cn的加和，以及输入端子32的电容近似为输入级34的pmos晶体管mp11和nmos晶体管mn11的栅极电容cp和cn的加和。在一个或多个实施例中，因为pmos晶体管mp11和nmos晶体管mn11的栅极电容cp和cn最小，所以每个源极放大器24i的输入端子31和32的电容显著地小于灰度电压线221到22m的电容。

在一个或多个实施例中，可以通过减小在源极放大器241至242n的输入电压上升和下降中的延迟来增加显示设备100的刷新率。例如，在一个或多个实施例中，减小源极放大器241至242n的有效输入电容减小了在源极放大器241至242n的输入电压上升和下降中的延迟，这增加了显示设备100的刷新率。

在一个实施例中，通过减小密勒（miller）效应对源极放大器241至242n的影响来减小源极放大器241至242n的有效输入电容。密勒效应可以将每个源极放大器241至242n的有效输入电容增加到每个源极放大器241至242n的相应输入端子的电容的1+a倍，其中a是每个相应源极放大器241至242n的增益。

在一个或多个实施例中，源极驱动器电路13被配置成实现源极放大器241至242n的输入电压的快速上升和下降，从而通过至少最小化每个源极放大器241至242n的密勒效应来增加显示设备100的刷新率。例如，最小化每个源极放大器的密勒效应可以减小源极放大器241至242n的有效输入电容并且减小在源极放大器241至242n的输入电压上升和下降中的延迟。

在一个或多个实施例中，为了减小从灰度电压线221到22m观察的源极放大器241至242n的有效输入电容，将缓冲器251至252n和261至262n插在dac231至232n与源极放大器241至242n之间。

图4是图示了根据一个或多个实施例的连接到源极放大器24i的输入端子31的缓冲器25i的一个示例配置的电路图。在图4中，标号41和42表示dac23i的两个输出端子。在一个或多个实施例中，dac23i被配置成基于图像数据di中描述的灰度值将两条灰度电压线221至22m连接到输出端子41和42。缓冲器25i具有连接到dac23i的输出端子41的输入节点nin和连接到源极放大器24i的输入端子31的输出节点nout。缓冲器26i（其连接到源极放大器24i的输入端子32）的配置和操作类似于缓冲器25i的配置和操作。缓冲器26i的电路配置未在图4中图示。

在一个或多个实施例中，缓冲器25i包括nmos晶体管mn1、pmos晶体管mp1和开关43。

在一个或多个实施例中，nmos晶体管mn1和pmos晶体管mp1各自被配置成通过源极跟随器操作来驱动源极放大器24i的输入端子31。在一个或多个实施例中，pmos晶体管mp1和nmos晶体管mn1的栅极共同连接到输入节点nin，以从dac23i的输出端子41接收灰度电压pvin1。在一个或多个实施例中，nmos晶体管mn1具有连接到被配置成供应电源电压vdd的电源的漏极和连接到输出节点nout的源极。在一个或多个实施例中，pmos晶体管mp1具有连接到电路接地的漏极和连接到输出节点nout的源极。在一个或多个实施例中，nmos晶体管mn1操作为上拉晶体管，其配置成上拉源极放大器24i的输入端子31，以及pmos晶体管mp1操作为下拉晶体管，其配置成下拉输入端子31。

在一个或多个实施例中，基于供应给nmos晶体管mn1的栅极的灰度电压pvin1，通过nmos晶体管mn1生成电流in1，并且nmos晶体管mn1被配置成将电流in1供应给源极放大器24i的输入端子31。类似地，在一个或多个实施例中，基于供应给pmos晶体管mp1的栅极的灰度电压pvin1，通过pmos晶体管mp1生成电流ip1，并且pmos晶体管mp1被配置成从源极放大器24i的输入端子31汲取电流ip1。

在一个或多个实施例中，开关43包括nmos晶体管mn2和pmos晶体管mp2。在一个或多个实施例中，nmos晶体管mn2和pmos晶体管mp2形成连接在输入节点nin和输出节点nout之间的传输栅极。在一个或多个实施例中，nmos晶体管mn2具有连接到输入节点nin的漏极和连接到输出节点nout的源极。在一个或多个实施例中，pmos晶体管mp2具有连接到输入节点nin的源极和连接到输出节点nout的漏极。在一个或多个实施例中，nmos晶体管mn2的栅极供应有控制信号vg1，并且pmos晶体管mp2的栅极供应有控制信号vg2。在一个或多个实施例中，开关43被配置成在控制信号vg1和vg2的控制下将输入节点nin电连接到输出节点nout或从输出节点nout断开。

图5图示了根据一个或多个实施例的缓冲器25i的一个示例操作。在一个或多个实施例中，在时刻t0，灰度电压pvin1是vmin并且开关43被设定为闭合状态，其中vmin是允许的最低灰度电压。在图5中图示的操作中，在时刻t0，供应给源极放大器24i的输入端子31的输入电压vin1是vmin。

在一个或多个实施例中，供应给dac23i的图像数据di在时刻t1改变，并且从dac23i供应给缓冲器25i的灰度电压pvin1也相应地改变。图5图示了根据一个或多个实施例的在其中灰度电压pvin1在时刻t1从vmin改变成vmax的示例操作，其中vmax是允许的最高灰度电压。

在一个或多个实施例中，在时刻t1，开关43由控制信号vg1和vg2与图像数据di的改变同步地设定成断开状态。在一个或多个实施例中，当开关43被断开时，nmos晶体管mn1操作为源极跟随器，以将电流in1供应给源极放大器24i的输入端子31。在一个或多个实施例中，这增加了输入端子31上的电压电平。在一个或多个实施例中，当nmos晶体管mn1的阈值电压是vth_n时，nmos晶体管mn1将源极放大器24i的输入端子31上拉到vmax－vth_n。

在一个或多个实施例中，这后面是在时刻t2通过控制信号vg1和vg2将开关43设定为闭合状态。当开关43被闭合时，在一个或多个实施例中，dac23i的输出端子41被电连接到源极放大器24i的输入端子31，并且由此源极放大器24i的输入端子31被上拉到vmax。

在一个或多个实施例中，当供应给dac23i的图像数据di然后在时刻t3改变时，从dac23i供应到缓冲器25i的灰度电压pvin1也改变。图5图示了根据一个或多个实施例的在其中灰度电压pvin1在时刻t3从vmax改变为vmin的操作。

在一个或多个实施例中，在时刻t3，开关43由控制信号vg1和vg2与图像数据di的改变同步地设定成断开状态。在一个或多个实施例中，当开关43被断开时，pmos晶体管mp1操作为源极跟随器，以从源极放大器24i的输入端子31汲取电流ip1。在一个或多个实施例中，这减小了输入端子31上的电压电平。在一个或多个实施例中，当pmos晶体管mp1的阈值电压是－vth_p时，pmos晶体管mp1将源极放大器24i的输入端子31下拉到vmin+vth_p。

在一个或多个实施例中，这后面是在时刻t4通过控制信号vg1和vg2将开关43设定为闭合状态。当开关43被闭合时，在一个或多个实施例中，dac23i的输出端子41被电连接到源极放大器24i的输入端子31，并且由此源极放大器24i的输入端子31被下拉到vmin。

da转换器23i的输出端子41可以在不提供缓冲器25i的情况下直接连接到源极放大器24i的输入端子31，从而增加从da转换器23i观察的源极放大器24i的有效输入电容，其可以将供应给源极放大器24i的输入端子31的输入电压vin1的改变从图像数据di的改变显著地延迟。在图5中，虚线指示在dac23i的输出端子41直接连接到源极放大器24i的输入端子31的情况下的输入电压vin1和输入电流iin1的示例波形。

图5中图示的电路配置通过缓冲器25i的效应有效地减小了供应给源极放大器24i的输入端子31的输入电压vin1的上升和下降中的延迟。在一个或多个实施例中，当提供缓冲器25i时，由于缓冲器25i不具有电压放大功能，因此密勒效应被显著地减小。在一个实施例中，当提供缓冲器25i时，由于缓冲器25i不具有电压放大功能，因此不发生密勒效应。这减小了从dac23i观察的缓冲器25i的有效输入电容，以及因此缓冲器25i的nmos晶体管mn1的栅极电压如期望的那样被快速驱动到灰度电压pvin1。尽管nmos晶体管mn1和pmos晶体管mp1不将源极放大器24i的输入端子31驱动到灰度电压pvin1，但是源极放大器24i的输入端子31可以通过闭合开关43而被驱动到灰度电压pvin1。在一个或多个实施例中，适当地调整闭合开关43的定时，以将供应给源极放大器24i的输入端子31的输入电压vin1驱动到灰度电压pvin1。

类似地，与缓冲器25i类似地配置的缓冲器26i减小了供应给源极放大器24i的输入端子32的输入电压vin2的上升和下降中的延迟。

在一个或多个实施例中，如图6中图示的那样，除了nmos晶体管mn1、pmos晶体管mp1和开关43之外，缓冲器25i还包括电流镜44和45。在一个或多个实施例中，nmos晶体管mn1的源极和pmos晶体管mp1的漏极共同连接到源极放大器24i的输出端子36。

在一个或多个实施例中，电流镜44包括pmos晶体管mp3和mp4。在一个或多个实施例中，pmos晶体管mp3和mp4的源极共同连接到电源，以及其栅极共同连接到pmos晶体管mp3的漏极。在一个或多个实施例中，pmos晶体管mp3具有连接到nmos晶体管mn1的漏极的漏极，以及pmos晶体管mp4具有连接到输出节点nout的漏极。在一个或多个实施例中，电流镜44被配置成向源极放大器24i的输入端子31供应取决于流过nmos晶体管mn1的电流in1的电流in2。在一个或多个实施例中，电流in2与电流in1成比例。

在一个或多个实施例中，电流镜45包括nmos晶体管mn3和mn4。在一个或多个实施例中，nmos晶体管mn3和mn4的源极共同连接到电路接地，以及其栅极共同连接到nmos晶体管mn3的漏极。在一个或多个实施例中，nmos晶体管mn3具有连接到pmos晶体管mp1的漏极的漏极，以及nmos晶体管mn4具有连接到输出节点nout的漏极。在一个或多个实施例中，电流镜45被配置成从源极放大器24i的输入端子31汲取取决于流过pmos晶体管mp1的电流ip1的电流ip2。在一个或多个实施例中，电流ip2与电流ip1成比例。

在一个或多个实施例中，缓冲器26i与缓冲器25i类似地配置。

在一个或多个实施例中，图6中图示的缓冲器25i与图4中图示的缓冲器25i类似地操作。

在一个或多个实施例中，图6中图示的缓冲器25i将源极放大器24i的输入端子31上拉到高于pvin1－vth_n的电压电平，其中pvin1是从dac23i供应的灰度电压，并且vth_n是nmos晶体管mn1的阈值电压。由于源极放大器24i的延迟，所以源极放大器24i的输出电压vout在供应给dac23i的图像数据di的改变之后保持不变达一段时间。因此，在图像数据di的改变之后，nmos晶体管mn1的栅极-源极电压对于一段时间而言是足够大的，并且nmos晶体管mn1保持在闭合状态。在一个或多个实施例中，电流镜44继续将电流in2供应给源极放大器24i的输入端子31，而nmos晶体管mn1保持在闭合状态，以及这允许将源极放大器24i的输入端子31上的电压电平上拉到高于pvin1－vth_n的电压电平。

通过类似的过程，在一个或多个实施例中，图6中图示的缓冲器25i将源极放大器24i的输入端子31下拉到低于pvin1+vth_p的电压电平，其中vth_p是pmos晶体管mp1的阈值电压的绝对值。如上所述，在供应给dac23i的图像数据di的改变之后，源极放大器24i的输出电压vout保持不变达一段时间。因此，在图像数据di改变之后，pmos晶体管mp1的栅极-源极电压对于一段时间而言是足够大的，并且pmos晶体管mp1保持在闭合状态。在一个或多个实施例中，电流镜45继续从源极放大器24i的输入端子31汲取电流ip2，而pmos晶体管mp1保持在闭合状态，以及这允许将源极放大器24i的输入端子31上的电压电平下拉到低于pvin1+vth_p的电压电平。

在一个或多个实施例中，如图7中图示的那样，缓冲器25i与图6中图示的配置类似地配置，并且还包括nmos晶体管mn5、mn6和pmos晶体管mp5和mp6。在一个或多个实施例中，缓冲器26i与缓冲器25i类似地配置。

在一个或多个实施例中，pmos晶体管mp5和nmos晶体管mn5的栅极共同连接到输入节点nin，以从dac23i的输出端子41接收灰度电压pvin1。在一个或多个实施例中，nmos晶体管mn5具有连接到电源的漏极和连接到输出节点nout的源极，所述电源供应电源电压vdd。在一个或多个实施例中，pmos晶体管mp5具有连接到电路接地的漏极和连接到输出节点nout的源极。

在一个或多个实施例中，pmos晶体管mp6串联连接到电源和输出节点nout之间的电流镜44，并且操作为响应于控制信号vg2而操作的开关。在一个或多个实施例中，pmos晶体管mp6具有连接到电源的源极、连接到电流镜44的pmos晶体管mp4的源极的漏极，以及供应有控制信号vg2的栅极。可替换地，pmos晶体管mp6可以连接在电流镜44和输出节点nout之间。

nmos晶体管mn6串联连接到电路接地和输出节点nout之间的电流镜45，并且操作为响应于控制信号vg1而操作的开关。在一个或多个实施例中，nmos晶体管mn6具有连接到电路接地的源极、连接到电流镜45的nmos晶体管mn4的源极的漏极，以及供应有控制信号vg1的栅极。可替换地，nmos晶体管mn6可以连接在电流镜45和输出节点nout之间。

图7中图示的缓冲器25i（其以与图6中图示的缓冲器25i类似的方式操作）通过nmos晶体管mn5和pmos晶体管mp5的操作有效地抑制了源极放大器24i的输入端子31上的电压电平的过冲。在图6中图示的缓冲器25i的配置中，在输入端子31的上拉期间，电流in2从电流镜44连续地供应到源极放大器24i的输入端子31，直到源极放大器24i的输出端子36被上拉为止。这可能引起源极放大器24i的输入端子31上的电压电平的过冲。在图7中图示的缓冲器25i的配置中，当源极放大器24i的输入端子31上的电压电平过度增加时，pmos晶体管mp5导通。这有效地抑制了输入端子31上的电压电平的过冲。类似地，当源极放大器24i的输入端子31上的电压电平过度减少时，nmos晶体管mn5导通。这有效地抑制了源极放大器24i的输入端子31上的电压电平的下冲。

附加地，在图7中图示的缓冲器25i中，在一个或多个实施例中，当开关43被闭合时，pmos晶体管mp6和nmos晶体管mn6截止以停止电流镜44和45的操作。该操作有效地缩短了在其期间电流通过电流镜44和45从电源流到电路接地的时间，从而有效地减少了功耗。

在一个或多个实施例中，如图8中图示的那样，缓冲器25i被适配成“过驱动”操作。在一个或多个实施例中，当源极放大器24i的输出电压vout要被大大地改变时，“过驱动”操作涉及快速上拉或下拉源极放大器24i的输出端子36。

在一个或多个实施例中，缓冲器25i响应于过驱动控制信号son和sop而执行过驱动操作。在一个或多个实施例中，过驱动控制信号son是低有效信号，并且过驱动控制信号sop是高有效信号。在一个或多个实施例中，缓冲器25i被配置成当过驱动控制信号son被激活时，将源极放大器24i的输入端子31上拉到电源电压vdd或接近电源电压vdd的电压。这实现了快速上拉源极放大器24i的输出端子36。在一个或多个实施例中，缓冲器25i被配置成当过驱动控制信号sop被激活时，将源极放大器24i的输入端子31下拉到电路接地电平或接近电路接地电平的电压。这实现了快速下拉源极放大器24i的输出端子36。

在一个或多个实施例中，缓冲器25i包括nmos差分输入级51、pmos差分输入级52、有源负载电路53和开关54。

在一个或多个实施例中，nmos差分输入级51包括nmos晶体管mn1、mn7和mn8。在一个或多个实施例中，nmos晶体管mn1和mn7的源极共同连接到节点n1。在一个或多个实施例中，nmos晶体管mn1具有连接到有源负载电路53的节点n3的漏极，以及nmos晶体管mn7具有连接到有源负载电路53的节点n4的漏极。在一个或多个实施例中，nmos晶体管mn1具有连接到输入节点nin的栅极，以及nmos晶体管mn7具有连接到输出节点nout的栅极，所述输出节点nout连接到源极放大器24i的输入端子31。在一个或多个实施例中，nmos晶体管mn8操作为恒定电流源，其被配置成从节点n1汲取恒定电流。在一个或多个实施例中，nmos晶体管mn8具有连接到节点n1的漏极、连接到电路接地的源极以及供应有偏置电压vbn1的栅极。

pmos差分输入级52包括pmos晶体管mp1、mp7和mp8。在一个或多个实施例中，pmos晶体管mp1和mp7的源极共同连接到节点n2。在一个或多个实施例中，pmos晶体管mp1具有连接到有源负载电路53的节点n5的漏极，并且pmos晶体管mp7的漏极具有连接到有源负载电路53的节点n6的漏极。在一个或多个实施例中，pmos晶体管mp1具有连接到输入节点nin的栅极，并且pmos晶体管mp7具有连接到输出节点nout的栅极。在一个或多个实施例中，pmos晶体管mp8操作为恒定电流源，其被配置成向节点n2供应恒定电流。在一个或多个实施例中，pmos晶体管mp8具有连接到节点n2的漏极、连接到电源的源极以及供应有偏置电压vbp1的栅极。

在一个或多个实施例中，有源负载电路53连接到nmos晶体管mn1和nmos晶体管mn7的漏极以及pmos晶体管mp1和pmos晶体管mp7的漏极。在一个或多个实施例中，有源负载电路53包括电流镜55、56；浮置恒定电流源57；pmos晶体管mp6、mp10、mp11以及nmos晶体管mn6、mn10和mn11。

在一个或多个实施例中，pmos晶体管mp6和nmos晶体管mn6被配置成响应于控制信号vg1和vg2而使能电流镜55和56，所述控制信号vg1和vg2也用于控制开关54。在一个或多个实施例中，pmos晶体管mp6具有连接到电源的源极和连接到电流镜55的漏极。pmos晶体管mp6具有供应有控制信号vg2的栅极。nmos晶体管mn6具有连接到电路接地的源极、连接到电流镜56的漏极以及供应有控制信号vg1的栅极。

在一个或多个实施例中，电流镜55连接在pmos晶体管mp6的漏极与节点n3和n4之间。在一个或多个实施例中，电流镜55包括pmos晶体管mp3和mp4。在一个或多个实施例中，pmos晶体管mp3和mp4的源极共同连接到pmos晶体管mp6的漏极，并且pmos晶体管mp3和mp4的栅极共同连接到pmos晶体管mp3的漏极。在一个或多个实施例中，pmos晶体管mp3和mp4的漏极分别连接到节点n3和n4。

在一个或多个实施例中，电流镜56连接在nmos晶体管mn6的漏极与节点n5和n6之间。在一个或多个实施例中，电流镜56包括nmos晶体管mn3和mn4。在一个或多个实施例中，nmos晶体管mn3和mn4的源极共同连接到nmos晶体管mn6的漏极，并且nmos晶体管mn3和mn4的栅极共同连接到nmos晶体管mn3的漏极。在一个或多个实施例中，nmos晶体管mn3和mn4的漏极分别连接到节点n5和n6。

在一个或多个实施例中，浮置恒定电流源57被配置成从节点n3汲取恒定电流，并将恒定电流供应给节点n5。在一个或多个实施例中，浮置恒定电流源57包括nmos晶体管mn9和pmos晶体管mp9。在一个或多个实施例中，nmos晶体管mn9的漏极和pmos晶体管mp9的源极共同连接到节点n3，并且nmos晶体管mn9的源极和pmos晶体管mp9的漏极共同连接到节点n5。偏置电压vbn2被供应给nmos晶体管mn9的栅极，并且偏置电压vbp2被供应给pmos晶体管mp9的栅极。

在一个或多个实施例中，开关54连接在输入节点nin和输出节点nout之间。在一个或多个实施例中，开关54被配置成响应于控制信号vg1和vg2而电连接和断开输入节点nin和输出节点nout。在一个或多个实施例中，开关54包括nmos晶体管mn2和pmos晶体管mp2，其形成传输门电路。在一个或多个实施例中，nmos晶体管mn2具有连接到输入节点nin的漏极和连接到输出节点nout的源极。在一个或多个实施例中，pmos晶体管mp2具有连接到输入节点nin的源极和连接到输出节点nout的漏极。在一个或多个实施例中，pmos晶体管mp2的栅极供应有控制信号vg1，并且nmos晶体管mn2的栅极供应有控制信号vg2。

在一个或多个实施例中，pmos晶体管mp10、mp11和nmos晶体管mn10和mn11用于实现响应于过驱动控制信号son和sop的过驱动操作。在一个或多个实施例中，pmos晶体管mp10和mp11串联连接在pmos晶体管mp6的漏极和输出节点nout之间。在一个或多个实施例中，pmos晶体管mp10具有连接到pmos晶体管mp6的漏极的源极和连接到pmos晶体管mp3和mp4的共同连接的栅极的栅极。在一个或多个实施例中，pmos晶体管mp11具有连接到pmos晶体管mp10的漏极的源极和连接到输出节点nout的漏极。在一个或多个实施例中，pmos晶体管mp11具有供应有过驱动控制信号son的栅极。在一个或多个实施例中，nmos晶体管mn10和mn11串联连接在nmos晶体管mn6的漏极和输出节点nout之间。在一个或多个实施例中，nmos晶体管mn10具有连接到nmos晶体管mn6的漏极的源极和连接到nmos晶体管mn3和mn4的共同连接的栅极的栅极。在一个或多个实施例中，nmos晶体管mn11具有连接到nmos晶体管mn10的漏极的源极、连接到输出节点nout的漏极以及供应有过驱动控制信号sop的栅极。

在一个或多个实施例中，图8中图示的缓冲器25i被配置成在两个过驱动控制信号son和sop都被去激活时，通过源极跟随器操作来驱动源极放大器24i的输入端子31。

在一个或多个实施例中，当灰度电压pvin1被上拉时，取决于供应给nmos晶体管mn1的栅极的灰度电压pvin1，通过nmos晶体管mn1生成电流in1，以及电流镜55取决于电流in1将电流in2供应给源极放大器24i的输入端子31以增加输入电压vin1。在一个或多个实施例中，这后面是通过控制信号vg1和vg2将开关54设定为闭合状态。当开关54被闭合时，在一个或多个实施例中，dac23i的输出端子41电连接到源极放大器24i的输入端子31，以及由此源极放大器24i的输入端子31被上拉到灰度电压pvin1。

在一个或多个实施例中，当灰度电压pvin1被下拉时，取决于供应给pmos晶体管mp1的栅极的灰度电压pvin1，通过pmos晶体管mp1生成电流ip1，以及电流镜56从源极放大器24i的输入端子31汲取取决于电流ip1的电流ip2，以降低输入电压vin1。在一个或多个实施例中，这后面是通过控制信号vg1和vg2将开关54设定为闭合状态。当开关54被闭合时，在一个或多个实施例中，dac23i的输出端子41电连接到源极放大器24i的输入端子31，以及由此将源极放大器24i的输入端子31下拉到灰度电压pvin1。

如图8中图示的nmos和pmos差分输入级51和52的使用有效地减少或消除了死区，在所述死区中nmos晶体管mn1和pmos晶体管mp1都不操作为源极跟随器。在一个或多个实施例中，nmos晶体管mn1和pmos晶体管mp1中的至少一个操作为源极跟随器，以针对灰度电压pvin1的完整允许范围控制电流in2和/或电流ip2。

在一个或多个实施例中，当激活过驱动控制信号son和sop中的一个时，缓冲器25i操作以实现过驱动操作。在一个或多个实施例中，当激活过驱动控制信号son时，pmos晶体管mp11导通。在一个或多个实施例中，这实现了将源极放大器24i的输入端子31驱动到电源电压vdd或接近电源电压vdd的电压，而独立于灰度电压pvin1。在一个或多个实施例中，当激活过驱动控制信号sop时，nmos晶体管mn11导通。在一个或多个实施例中，这实现了将源极放大器24i的输入端子31驱动到电路接地电平或接近电路接地电平的电压，而独立于灰度电压pvin1。

尽管已经在上文中具体描述了本公开的各种实施例，但是本领域技术人员将理解的是，本公开中公开的技术可以利用各种修改来实现。例如，尽管上述实施例记载了在其中每个源极放大器24i包括两个输入端子31和32的配置，但是每个源极放大器24i的输入端子的数目不限于两个。每个源极放大器24i可以包括单个输入端子，或者三个或更多输入端子。在这种情况下，以与上述缓冲器25i相同的配置来配置的缓冲器连接到源极放大器24i的每个输入端子。