OLED像素结构及显示装置的制作方法

本发明涉及显示技术领域，特别是涉及一种oled像素结构及显示装置。

背景技术：

有源(主动)矩阵有机发光二极体(active-matrixorganiclightemittingdiode，amoled)电路的制造过程中，由于工艺的原因，通常都会存在tft器件参数阈值电压不均匀的问题，会导致amoled在显示过程中亮度不均匀，显示质量下降。

目前解决上述问题所采用的方式是通过内部像素电路或外部驱动芯片的补偿功能。但是外部驱动通常需要增加额外的芯片，提高了成本，并且增加了电子系统的复杂性。像素电路的内部补偿一般只需要通过具有补偿功能的像素电路就能实现对薄膜晶体管的阈值电压漂移的补偿，提升显示质量。

市面上的amoled产品普遍采用7t1c像素电路，但是其在对阈值电压漂移补偿的过程中，会产生补偿错误的问题。因此，提出一种8t2c像素电路，但是设置m8，会使像素的布局空间不足。

技术实现要素：

本发明主要解决的技术问题是提供一种oled像素结构及显示装置，以避免在对阈值电压漂移补偿的过程中产生补偿错误的问题，并达到缩小像素间距，降低像素布局难度的目的。

为解决上述技术问题，本发明采用的一个技术方案是：

提供一种oled像素结构，包括多个阵列分布的像素单元，每个像素单元分别包括：电源提供单元，接收本级发光使能信号，并根据本级发光使能信号而为像素单元的发光二极管提供电源信号；驱动信号写入单元，接收本级扫描信号，并在本级扫描信号的驱动下将驱动信号写入至像素单元；驱动单元，连接驱动信号写入单元和电源提供单元，以写入保存驱动信号，并根据驱动信号，利用电源信号而生成匹配驱动信号的驱动电流，从而利用驱动电流驱动发光二极管；其中，驱动单元写入保存驱动信号的第一节点处的第一节点金属线连接至下一级像素单元的半导体层，并与下一级像素单元的下一级发光使能信号线匹配而形成误差补偿单元，以藉由下一级发光使能信号而生成补偿信号，从而消除驱动信号写入单元写入驱动信号的误差。

其中，每个像素单元分别包括：衬底；图形化半导体层，位于衬底的一侧；图形化第一金属层，位于图形化半导体层远离衬底的一侧，其中，图形化第一金属层包括发光使能信号线和扫描线，发光使能信号线用于接收发光使能信号，而扫描线用于接收扫描信号，且图形化半导体层包括匹配发光使能信号线的第一半导体图案，发光使能信号线与第一半导体图案在衬底的投影至少部分重叠；图形化第二金属层，位于图形化第一金属层远离衬底的一侧；图形化第三金属层，位于图形化第二金属层远离衬底的一侧，其中，图形化第三金属层包括第一节点金属线；图形化第四金属层，位于图形化第三金属层远离衬底的一侧，其中，图形化第四金属层包括数据线和电源信号金属线；其中，下一级像素单元中的下一级第一半导体图案与本级像素单元中的第一节点金属线在衬底的投影至少部分重叠，且下一级像素单元中的下一级第一半导体图案连接本级像素单元中的第一节点金属线，以与下一级像素单元中的下一级发光信号线匹配，以形成作为本级像素单元的误差补偿单元的误差补偿晶体管。

其中，每个像素单元进一步包括：初始化单元，接收初始化信号，并藉由参考信号金属线而接收参考信号，其中，初始化单元连接至第一节点金属线和发光二极管，以根据初始化信号而利用参考信号对第一节点和发光二极管进行初始化。

其中，电源提供单元包括：第一晶体管，其包括控制端、第一通路端和第二通路端，其中，第一晶体管的控制端连接本级发光使能信号线以接收本级发光使能信号，第一通路端连接至本级电源信号金属线以接收电源信号，第二通路端连接至驱动单元，其中，第一晶体管的第二通路端与驱动单元之间的连接点定义为第二节点；第二晶体管，其包括控制端、第一通路端和第二通路端，其中，第二晶体管的控制端连接本级发光使能信号线以接收本级发光使能信号，第一通路端连接至驱动单元，而第二通路端连接至发光二极管，其中，第二晶体管的第一通路端与驱动单元之间的连接点定义为第三节点，第二晶体管的第二通路端与发光二极管之间的连接点定义为第四节点。

其中，驱动信号写入单元包括：第三晶体管，其包括控制端、第一通路端和第二通路端，其中，第三晶体管的控制端连接本级扫描信号线以接收本级扫描信号，第一通路端连接至驱动信号线以接收驱动信号，第二通路端连接至第三节点；第四晶体管，其包括控制端、第一通路端和第二通路端，其中，第四晶体管的控制端连接本级扫描信号线以接收本级扫描信号，第一通路端连接至第二节点，第二通路端连接至第一节点。

其中，驱动单元包括：第五晶体管，其包括控制端、第一通路端和第二通路端，其中，第五晶体管的控制端连接第一节点，第一通路端连接至第二节点，第二通路端连接至第三节点。

其中，误差补偿单元包括：误差补偿晶体管，其包括控制端、第一通路端和第二通路端，其中，误差补偿晶体管的控制端连接下一级发光使能信号线以接收下一级发光使能信号线，第一通路端连接至第一节点。

其中，初始化单元包括：第七晶体管，其包括控制端、第一通路端和第二通路端，其中，第七晶体管的控制端连接初始化信号线以接收初始化信号，第一通路端连接至第一节点，第二通路端连接至参考信号线以接收参考信号；第八晶体管，其包括控制端、第一通路端和第二通路端，其中，第八晶体管的控制端连接初始化信号线以接收初始化信号，第一通路端连接至第四节点，第二通路端连接至参考信号线以接收参考信号。

其中，发光二极管的阳极连接至第四节点，发光二极管的阴极连接参考地。

为解决上述技术问题，本发明采用的另一个技术方案是：

提供一种显示装置，包括上述任意一项oled像素结构。

本发明的有益效果是：区别于现有技术的情况，本发明通过电源提供单元接收本级发光使能信号为发光二极管提供电源信号，再通过驱动信号写入单元接收本级扫描信号将驱动信号写入像素单元，使驱动单元保存驱动信号，并根据驱动信号利用电源信号生成匹配驱动信号的驱动电流，进而利用驱动电流驱动发光二极管，其中，驱动单元保存的驱动信号的第一节点处的第一节点金属线连接至下一级像素单元的半导体层，并与下一级像素单元的下一级发光使能信号线匹配而形成误差补偿单元，以藉由下一级发光使能信号生成补偿信号，从而消除驱动信号写入单元写入驱动信号的误差。以此实现避免在对阈值电压漂移补偿的过程中产生补偿错误的问题，并缩小像素间距，降低像素布局难度。

附图说明

图1是本发明oled像素结构的第一实施例的结构示意图；

图2是本发明oled像素结构的第一实施例的结构示意图；

图3是本发明oled像素结构的第三实施例的结构示意图；

图4是本发明oled像素结构的时序波形图；

图5是本发明oled像素结构的第四实施例的结构示意图；

图6是本发明显示装置的第一实施例的结构示意图。

具体实施方式

下面结合附图和实施例对本发明进行详细的说明。

请参见图1，为本发明oled像素结构的第一实施例的结构示意图。包括多个阵列分布的像素单元，其中，每个像素单元分别包括：电源提供单元11、驱动信号写入单元12、驱动单元13及误差补偿单元14。

其中，驱动单元13连接电源提供单元11及驱动信号写入单元12，且驱动单元13与驱动信号写入单元12连接的第一节点n1处的第一节点金属线连接至下一级像素单元中的电源提供单元111以形成误差补偿单元14。

具体地，电源提供单元11接收本级发光使能信号，以根据本级发光使能信号而为像素单元的发光二极管提供电源信号。驱动信号写入单元12接收本级扫描信号，以在本级扫描信号的驱动下将驱动信号写入至像素单元。驱动单元13连接驱动信号写入单元12和电源提供单元11，以写入保存驱动信号，并根据驱动信号利用电源信号而生成匹配驱动信号的驱动电流，从而利用驱动电流驱动发光二极管。

其中，驱动单元13写入保存驱动信号的第一节点n1处的第一节点金属线连接至下一级像素单元的半导体层，并与下一级像素单元的下一级发光使能信号线匹配而形成误差补偿单元14。以藉由下一级发光使能信号而生成补偿信号，从而消除驱动信号写入单元12写入驱动信号的误差。其中，下一级发光使能信号线位于电源提供单元11中。

请参见图2，为本发明oled像素结构的第二实施例的结构示意图。与第一实施例相比，区别在于：本实施例还包括：初始化单元15，接收初始化信号，并藉由参考信号金属线而接收参考信号vref。其中，初始化单元15连接至第一节点金属线和发光二极管，以根据初始化信号而利用参考信号对第一节点n1和发光二极管进行初始化。

请参见图3，为本发明oled像素结构的第三实施例的结构示意图。具体地，在本实施例中，电源提供单元11包括：第一晶体管m1及第二晶体管m2。其中，第一晶体管m1包括控制端、第一通路端和第二通路端。其中，第一晶体管m1的控制端连接本级发光使能信号线以接收本级发光使能信号em_n，第一通路端连接至本级电源信号金属线以接收电源信号vdd，第二通路端连接至驱动单元13。其中，第一晶体管的第二通路端与驱动单元13之间的连接点定义为第二节点n2。具体地，第一晶体管m1的第二通路端连接至驱动单元13中的第五晶体管m5。第二晶体管m2包括控制端、第一通路端和第二通路端。第二晶体管m2的控制端连接本级发光使能信号线以接收本级发光使能信号em_n，第一通路端连接至驱动单元13，第二通路端连接至发光二极管。其中，第二晶体管m2的第一通路端与驱动单元13之间的连接点定义为第三节点n3。具体地，第二晶体管m2的第一通路端连接至驱动单元13中的第五晶体管m5。

驱动信号写入单元12包括：第三晶体管m3及第四晶体管m4。其中，第三晶体管m3包括控制端、第一通路端和第二通路端。第三晶体管m3的控制端连接本级扫描信号线以接收本级扫描信号s2_n，第一通路端连接至驱动信号线以接收驱动信号vdata，第二通路端连接至第三节点n3。第四晶体管m4包括控制端、第一通路端和第二通路端。第四晶体管m4的控制端连接本级扫描信号线以接收本级扫描信号s2_n，第一通路端连接至第二节点n2，第二通路端连接至第一节点n1。

驱动单元13包括第五晶体管m5。其中，第五晶体管m5包括控制端、第一通路端和第二通路端。其中，第五晶体管m5的控制端连接第一节点n1，第一通路端连接至第二节点n2，第二通路端连接至第三节点n3。

误差补偿单元14包括误差补偿晶体管m6。其中，误差补偿晶体管m6包括控制端、第一通路端和第二通路端。其中，误差补偿晶体管m6的控制端连接下一级发光使能信号线以接收下一级发光使能信号em_n+1，第一通路端连接至第一节点n1，第二通路端悬空。

初始化单元15包括：第七晶体管m7及第八晶体管m8。其中，第七晶体管m7包括控制端、第一通路端和第二通路端。其中，第七晶体管m7的控制端连接初始化信号线以接收初始化信号s1_n，第一通路端连接至第一节点n1，第二通路端连接至参考信号线以接收参考信号vref。第八晶体管m8包括控制端、第一通路端和第二通路端。其中，第八晶体管m8的控制端连接初始化信号线以接收初始化信号s1_n，第一通路端连接至第四节点n4，第二通路端连接至参考信号线以接收参考信号vref。

在一实施例中，发光二极管的阳极连接第四节点n4，阴极连接参考地。此外，在另一实施例中，oled像素单元还包括：第一电容c1及第二电容c2。其中第一电容c1及第二电容c2均包括第一通路端及第二通路端。其中，第一电容c1的第一通路端连接至本级电源信号金属线以接收电源信号vdd，第二通路端连接至第四晶体管m4的第二通路端；第二电容c2的第一通路端连接至第一节点n1及第五晶体管m5的控制端，第二通路端连接至第八晶体管m8的第二通路端及第七晶体管m7的第二通路端。

请参照图4，为本发明oled像素结构的时序波形图。

具体地，在t1阶段，即初始化阶段，初始化信号s1_n为低电平，第七晶体管m7及第八晶体管m8导通；本级扫描信号s2_n为高电平，第三晶体管m3及第四晶体管m4不导通；本级发光使能信号em_n为高电平，第一晶体管m1及第二晶体管m2不导通。此时，oled阳极和c1及c2被初始化为参考信号vref。第一节点n1的电压vn1＝vref。

在t2阶段，即数据写入阶段，初始化信号s1_n为高电平，第七晶体管m7及第八晶体管m8不导通；本级扫描信号s2_n为低电平，第三晶体管m3及第四晶体管m4导通；本级发光使能信号em_n为高电平，第一晶体管m1及第二晶体管m2不导通。此时第三节点n3的电压vn3＝vdata，第五晶体管m5导通，由于第五晶体管m5为驱动晶体管，在导通时会产生阈值电压vth，此时第一节点n1的电压为驱动信号vdata与阈值电压vth之和，即vn1＝vdata+vth。

在t3阶段，即发光阶段，在此过程中，s2_n跳变为高电平，第四晶体管m4关闭，第四晶体管m4沟道电荷通过耦合注入第一节点n1，会引起第一节点n1的电压vn1上升产生误差δv1，此时t3阶段分为t3_1及t3_2。

具体地，在t3_1阶段，初始化信号s1_n为高电平，第七晶体管m7及第八晶体管m8不导通；本级扫描信号s2_n为高电平，第三晶体管m3及第四晶体管m4不导通；本级发光使能信号em_n为低电平，第一晶体管m1及第二晶体管m2导通。流经发光二极管的电流为：i＝k*(vgs-vth)^2＝k*[(vdata+vth-vdd)-vth]^2＝k*[(vdata-vdd)]^2。理论上在数据写入阶段结束时，第一节点n1电压vn1＝vdata+vth可以精确保持到发光阶段，实际上，s2_n跳变为高电平，会引起第一节点n1的电压vn1上升产生误差δv1。因此，在t3_2阶段，下一级发光使能信号em_n+1为低电平，会使第一节点n1的电压vn1下降产生误差δv2。将t3_1阶段结束时第一节点n1的电压vn1记为vn1’，在t3_1阶段结束时第一节点n1的电压vn1’＝vn1+δv1+δv2＝vdata+vth+δv1+δv2。此时补偿误差error＝δv1+δv2，上升的误差δv1与下降的误差δv2相互抵消，以解决在对阈值电压漂移补偿的过程中产生补偿错误的问题。

请参见图5，为本发明oled像素结构的第四实施例的结构示意图。包括：衬底41、图形化半导体层42、图形化第一金属层43、图形化第二金属层44、图形化第三金属层45及图形化第四金属层46。

其中，衬底41与图像化半导体层42之间具有缓冲层51，图像化半导体层42与图形化第一金属层43之间具有第一介质层52，其作为薄膜晶体管的栅氧化层；图形化第一金属层43与图形化第二金属层44之间具有第二介质层53，其作为电容介质层；图形化第二金属层44与图形化第三金属层45之间具有第三介质层54，其作为绝缘层，用于隔离图形化第二金属层44与图形化第三金属层45；图形化第三金属层45及图形化第四金属层46之间具有第四介质层55，其作为绝缘层，用于隔离图形化第三金属层45及图形化第四金属层46。

其中，衬底41为绝缘材料，其可以是玻璃、塑料、石英或者硅片，在其他实施例中衬底41的材料并不限于此。图形化半导体层42位于衬底41的一侧。

图形化第一金属层43位于图形化半导体层远离衬底41的一侧。其中，图形化第一金属层43包括发光使能信号线431和扫描线432，其中，发光使能信号线431和扫描线432之间通过第二介质层53隔离开，发光使能信号线431用于接收发光使能信号em_n，扫描线432用于接收扫描信号s2_n，且图形化半导体层42包括匹配发光使能信号线431的第一半导体图案421，图形化半导体层42中包括多段第一半导体图案421，相邻的两段第一半导体图案421通过第一介质层52隔离开，发光使能信号线431与第一半导体图案421在衬底41的投影至少部分重叠。

图形化第二金属层44位于图形化第一金属层43远离衬底41的一侧。其中，图形化第二金属层44包括参考信号金属线441。

图形化第三金属层45位于图形化第二金属层44远离衬底41的一侧。其中，图形化第三金属层45包括第一节点金属线451。

图形化第四金属层46位于图形化第三金属层45远离衬底41的一侧。其中，图形化第四金属层46包括数据线462和电源信号金属线461。在此实施例中，数据线462设置在图形化第四金属层46中，而非设置在图形化第三金属层45上，以此可以减小像素的像素间隙，从而降低像素的布局难度。

其中，下一级像素单元中的下一级第一半导体图案421与本级像素单元中的第一节点金属线451在衬底41的投影至少部分重叠，且下一级像素单元中的下一级第一半导体图案421连接本级像素单元中的第一节点金属线451，具体地，下一级第一半导体图案421通过通孔47与本级像素单元中的第一节点金属线451连接，以与下一级像素单元中的下一级发光使能信号线431匹配，以形成作为本级像素单元的误差补偿单元14的误差补偿晶体管m6。

其中，图形化半导体层42、图形化第一金属层43、图形化第二金属层44、图形化第三金属层45和图形化第四金属层46被配置以形成电源提供单元11、驱动信号写入单元12和驱动单元13。

请参见图6，为本发明显示装置的结构示意图。显示装置401包括上述任一实施例中的oled像素结构402。显示装置401的其他器件及功能与现有显示装置401的器件及功能相同，在此不再赘述。

具体的，显示装置401可以为双面显示装置、柔性显示装置、全面屏显示装置中任一种。柔性显示装置可以应用于弯曲的电子设备；双面显示装置可以应用于为使显示装置两侧的人员都能看到显示内容的装置；全面屏显示装置可以应用于全面屏手机或其他装置，在此不做限定。

本发明包括上述实施例的oled像素结构的显示装置401具体可以应用于手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于显示装置的其他必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。

在本发明各实施例中，oled像素结构只描述了部分相关结构，其他结构与现有技术中的oled像素结构的结构相同，在此不再赘述。

以上仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。