数据处理方法及装置与流程

本公开涉及计算机数据处理领域，尤其涉及数据处理方法及装置。
背景技术：
：在高速信号采集(如hdmi、mipi-csi等)的使用场景中，pcb上hdmi/mipi-csi的阻抗容易影响到采集信号的质量。在pcb量产阶段，由于样本数量大、生产工艺等原因，个别pcb的hdmi/mipi-csi阻抗可能在设计时规定的临界点。这样容易造成采集到的信号质量不佳。在图传系统中，采集端与视频源端连接，采集端从视频源端发送的视频信号中采集图像帧，并将采集到的图像帧发送给接收端，接收端将接收到的图像帧通过连接的显示器显示出来。当采集端pcb的hdmi/mipi-csi阻抗接近pcb设计时为规定的阻抗临界点上时，会影响采集端的采集稳定性，尤其在像素时钟的频率较高的情况下，可能影响采集到的图像的质量，比如，采集分辨率识别错误，中途偶发采集出错，采集到的图像帧有噪声或图像帧有上下位移等，导致采集端的良品率低，可靠性低。技术实现要素：本公开实施例提供一种数据处理方法及装置，本公开能够解决采集分辨率识别错误，采集到的图像帧有噪声或图像帧有上下位移等，导致采集端的良品率低，可靠性低的问题。所述技术方案如下：根据本公开实施例的第一方面，提供一种数据处理方法，该方法包括：获取接收端显示器的扩展显示标识数据edid，其中，所述edid中包含显示器支持的分辨率时序参数；删除或修改所述edid中的高像素时钟的lcd控制lcdc时序，使得删除或修改后的edid不产生高像素时钟；将所述删除或修改后的edid写入到采集端并传输到视频源，使得视频源在识别到热插拔事件后，根据所述删除或修改后的edid输出图像信号。在一个实施例中，上述方法还包括：接收视频源输出的图像信号，并识别所述图像信号的分辨率时序，如果所述图像信号的分辨率时序符合预设条件，采集所述图像信号。在一个实施例中，上述方法还包括：如果所述图像的分辨率时序不符合预设条件，执行将所述删除或修改后的edid写入到采集端并传输到视频源的步骤。在一个实施例中，删除或修改所述edid中的高像素时钟的lcd控制lcdc时序包括：检测edid中是否存在除详细时序描述dtd外的高像素时钟的lcdc时序；如果存在，从edid数据结构中修改或删除所述高像素时钟的lcdc时序。在一个实施例中，修改所述edid中的高像素时钟的lcdc包括：检测edid中dtd是否存在高像素时钟的lcdc时序；若存在，则按照预设规则对所述edid中dtd的高像素时钟的lcdc时序进行修改。在一个实施例中，上述方法还包括：判断所述edid的像素时钟的lcdc时序是否为高像素时钟的lcdc时序。在一个实施例中，判断所述edid的像素时钟是否为高像素时钟包括：如果所述edid指示所述屏幕的第一分辨率高于第一阈值，判断所述edid的像素时钟的lcdc时序为高像素时钟的lcdc时序；如果所述edid指示所述屏幕的第二分辨率高于第二阈值，判断所述edid的像素时钟的lcdc时序为高像素时钟的lcdc时序。在一个实施例中，按照预设规则对所述edid中dtd的高像素时钟的lcdc时序进行修改包括：按照预设规则降低场频率。在一个实施例中，将所述删除或修改后的edid写入到采集端并传输到视频源包括：将视频源hdmi信号的热插拔检测hpd管脚设置为低电平再设置为高电平，使得所述删除或修改后的edid写入到采集端并传输修改后的edid到视频源。根据本公开实施例的第二方面，提供一种数据处理装置，该装置包括：获取模块，用于获取接收端显示器的扩展显示标识数据edid，其中，所述edid中包含显示器支持的分辨率时序参数；处理模块，用于删除或修改所述edid中的高像素时钟的lcd控制lcdc时序，使得删除或修改后的edid不产生高像素时钟；传输模块，用于将所述删除或修改后的edid写入到采集端并传输到视频源，使得视频源在识别到热插拔事件后，根据所述删除或修改后的edid输出图像信号。在一个实施例中，上述装置还包括：采集模块，用于接收视频源输出的图像信号，并识别所述图像信号的分辨率时序，如果所述图像信号的分辨率时序符合预设条件，采集所述图像信号。在一个实施例中，上述装置还包括：触发模块，用于如果所述图像的分辨率时序不符合预设条件，执行将所述删除或修改后的edid写入到采集端并传输到视频源的步骤。在一个实施例中，处理模块包括：第一检测子模块，用于检测是否存在除dtd外的高像素时钟的lcdc时序；第一处理子模块，用于如果存在，从edid数据结构中修改或删除所述高像素时钟的lcdc时序。在一个实施例中，处理模块包括：第二检测子模块，用于检测edid中dtd是否存在高像素时钟的lcdc时序；第二处理子模块，用于若存在，则按照预设规则对所述edid中dtd的高像素时钟的lcdc时序进行修改。在一个实施例中，上述装置还包括：判断模块，用于判断所述edid的像素时钟的lcdc时序是否为高像素时钟的lcdc时序。在一个实施例中，判断模块包括：第一判断子模块，用于如果所述edid指示所述屏幕的第一分辨率高于第一阈值，判断所述edid的像素时钟的lcdc时序为高像素时钟的lcdc时序；第二判断子模块，用于如果所述edid指示所述屏幕的第二分辨率高于第二阈值，判断所述edid的像素时钟的lcdc时序为高像素时钟的lcdc时序。在一个实施例中，第二处理子模块具体用于按照预设规则降低场频率。在一个实施例中，传输模块具体用于：将视频源hdmi信号的热插拔检测hpd管脚设置为低电平再设置为高电平，使得所述删除或修改后的edid写入到采集端并传输修改后的edid到视频源。本公开的目的在于提高采集端的可靠性，以提高采集图像帧的质量。具体的，对于edid中可能产生高像素时钟的lcdc时序进行删除或修改，降低edid中的lcdc像素时钟，从而诱导视频源端使用较低的像素时钟发送视频信号，以免影响采集信号的质量。另外在发现检测到的分辨率不符合预设条件的情况下，重新发起分辨率协商过程。应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。附图说明此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。图1是本公开实施例提供的一种数据处理方法的流程图；图2是本公开实施例提供的一种数据处理方法的流程图；图3是本公开实施例提供的一种数据处理方法的流程图；图4是本公开实施例提供的一种数据处理方法的流程图；图5是本公开实施例提供的一种数据处理装置结构图；图6是本公开实施例提供的一种数据处理装置结构图；图7是本公开实施例提供的一种数据处理装置结构图；图8是本公开实施例提供的一种数据处理装置结构图；图9是本公开实施例提供的一种数据处理装置结构图；图10是本公开实施例提供的一种数据处理装置结构图。具体实施方式这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本公开相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本公开的一些方面相一致的装置和方法的例子。本公开实施例提供一种数据处理方法，如图1所示，从采集端的角度，该数据处理方法包括以下步骤：步骤101、获取接收端显示器的扩展显示标识数据edid，其中，所述edid中包含显示器的分辨率时序参数；可选的，接收端和显示端是一体的。可选的，接收端和显示端也可以使单独的，接收端和显示器连接。接收端将接显示器的扩展显示标识数据(extendeddisplayidentificationdata，edid)传输到采集端。一般edid存在于显示器的prom或eeprom内，用于表征显示器显示能力的数据块。存储在显示器内部。采集设备(芯片)在地位上和显示器相同，都是视频数据的接收者，也有edid(表征了采集芯片能够接收图像的能力)。里面主要存储了显示器(采集芯片)接收的推荐分辨率时序和可以接受的其它分辨率时序及其它图像参数(如图像格式rgb/yuv、有限量化范围还是全量化范围、显示器尺寸、横屏或竖屏)。步骤102、删除或修改所述edid中的高像素时钟的lcd控制lcdc时序，使得删除或修改后的edid不产生高像素时钟；其中，lcdc时序描述了每帧图像像素传输的时序。其中包含行同步信号hsync、行前肩信号hfrontporch、行后肩信号hbackporch、行有效信号hactive、场同步信号vsync、场前肩信号vfrontporch、场后肩信号vbackporch、场有效信号vactive等参数，描述了行消隐期hblank、场消隐期vblank、行有效、场有效每个阶段中使用的节拍数以及场频。场频是指每秒钟图像的帧数。例如：行有效，指的是一行中传输有效像素的信号如1920x1080分辨率中的1920个像素点，场有效即一场图像中的有效行数。如1920x1080p的1080行。其中，hblank＝hsync+hbp+hfpvblank＝vsync+vbp+vfp消隐期中不传输有效像素，只是控制信号。在一个实施例中，删除或修改所述edid中的高像素时钟的显示器控制lcdc时序包括：检测edid中是否存在除详细时序描述(detailedtimingdescriptor，dtd)外的高像素时钟的lcdc时序；如果存在，从edid数据结构中删除或修改所述高像素时钟的lcdc时序。在一个实施例中，删除或修改所述edid中的高像素时钟的显示器控制lcdc包括：检测edid中dtd是否存在高像素时钟的lcdc时序；若存在，则按照预设规则对所述edid中dtd的高像素时钟的lcdc时序进行修改。步骤103、将所述删除或修改后的edid写入到采集端并传输到视频源，以用于视频源在识别到热插拔事件后，根据所述删除或修改后的edid输出图像信号；一种实施例中，视频源识别到热插拔事件，通过hdmi信号的集成电路(inter-integratedcircuit，iic)信号读取采集端的edid信号。在一个实施例中，如图2所示，上述方法还包括：步骤104、接收视频源输出的图像信号，并识别所述图像信号的分辨率时序，如果所述图像信号的分辨率时序符合预设条件，采集所述图像信号。如果所述图像的分辨率时序不符合预设条件，执行将所述删除或修改后的edid写入到采集端并传输到视频源的步骤。edid里面描述了很多种时序，例如标准时序、消费电子联盟(consumerelectronicsassociation，cea)时序、厂商自定义时序等。高像素时钟的时序，是从中挑选出像素时钟高的时序(既可以是自定义时序也可以是cea或者vesa标准时序)。本公开从中获取像素时钟高的时序，将高像素时序删除掉或者对这些时序进行修改，使得修改后的时序对应的像素时钟频率降低。步骤102中，如图3所示，具体的实现方式如下：具体说明如下：步骤1031，检查edid中除dtd外，是否有高像素时钟时序；若有，则从edid数据结构中，将该lcdc时序删除掉；其中，这里规定对于1920x1080分辨率，高于120mhz为高像素时钟，对于1920x1200分辨率，高于130mhz为高像素时钟。标准时序包括cea(consumerelectronicsassociation,消费电子协会)、vesa(videoelectronicstandardassociation，视频电子标准协会)等，标准时序的参数均不进行修改。步骤1032，检查edid基本块中的dtd，是否包含有高像素时钟时序；若有，则对该lcdc时序进行修改，以降低像素时钟；同样的，对于1920x1080分辨率(第一分辨率)，高于120mhz(第一阈值)为高像素时钟，对于1920x1200分辨率(第二分辨率)，高于130mhz(第二阈值)为高像素时钟。其中，第一分辨率，第一阈值，第二分辨率、第二阈值只是示例性说明，可以按照需求自行设定。具体的，以下为1920x1080p@60的例子，其中，1920x1080为分辨率，60为场频verticalfrequency：vesa标准1920x1080p@60的lcdc时序如表1所示：horizontalsync(行同步信号)44pixelshorizontalbackporch(行后肩信号)148pixelshorizontalfrontporch(行前肩信号)88pixelshorizontalactive(行有效信号)1920pixelsverticalsync(场同步信号)5linesverticalbackporch(场后肩信号)36linesverticalfrontporch(场前肩信号)4linesverticalactive(场有效信号)1080linesverticalfrequency(场频)60fps表1像素时钟pclk的计算公式如下式(1)所示：pclk＝(hact+hfp+hbp+hsync)*(vact+vfp+vbp+vsync)*vfreq(1)其中，hact为horizontalactive，hfp为horizontalfrontporch，hbp为horizontalbackporch，hsync为horizontalsync，vact为verticalactive，vfp为verticalfrontporch，vbp为verticalbackporch，vsync为verticalsync，vfreq为verticalfrequency。需要说明的是，公式(1)其实是：pclk＝每行像素点数乘以行数乘以场数。根据上述公式(1)，计算出的表1所示的lcdc时序的像素时钟为148.5mhz。由于148.5hz大于120hz，表1中的像素时钟为高像素时钟。行消隐期hblank的计算公式如公式(2)所示：hblank＝hsync+hbp+hfp(2)场消隐期vblank的计算公式如公式(3)所示：vblank＝vsync+vbp+vfp(3)为了降低像素时钟，可以对像素时钟的lcdc时序进行修改，具体的，可以降低lcdc的消隐期和场频。一方面，可以将场频从60hz修改为50hz，场频选为50hz。这是因为编码器的编码能力每秒远小于50帧，因此，采集端的场频设置为50hz完全满足需求。可以理解的，采集端的场频的设置，需要满足编码器的编码能力。另一方面，消隐期是为了兼容crt显示器引入的概念，消隐期内不传输有效像素数据，但是仍然占用带宽；消隐期包括水平消隐期和场消隐期。水平消隐期为hblank，hblank＝hsync+hfp+hbp；场消隐期为vblank，vblank＝vsync+vfp+vbp。可以将水平消隐期hblank和场消隐期vblank缩小。修改后的lcdc时序如表2所示。表2如表2所示，修改后的时序像素时钟pclk为：pclk＝(1920+32+80+48)×(1080+5+3+18)×50＝115.024mhz可见，通过修改像素时钟的lcdc时序，降低像素时钟的频率，避免出现产生高像素时钟。步骤1033，检查是否有edid扩展块；若有，则检查扩展块中的dtd，具体动作同步骤2。步骤1034，将修改后的时序重新填入edid。其中，edid数据结构参考《cea-861-e》和《vesaenhancedextendeddisplayidentificationdatastandard》标准文档。这样，修改后的edid中的时序中不再产生高像素时钟，不会出现由于像素时钟的频率较高而影响采集信号质量。上述步骤104中，接收视频源输出的图像信号，并识别所述图像信号的分辨率时序，如果所述图像信号的分辨率时序符合预设条件，采集所述图像信号。如果所述图像的分辨率时序不符合预设条件，执行将所述删除或修改后的edid写入到采集端并传输到视频源的步骤。如图4所示，如何判断所述图像信号的分辨率时序符合预设条件，具体说明如下：步骤1041、预存有标准时序对应的分辨率列表；可选的，参照《vesaandindustrystandardsandguidelinesforcomputerdisplaymonitortiming》和《cea-861-e》，建立一张vesa标准时序和cea时序对应的分辨率列表。两种标准文档中规定的分辨率时序标准是工业界及事实标准。只有标准分辨率时序中规定的长、宽才可能在使用中遇到。而视频源的显卡是消费级通用设备，只有图像信号的分辨率遵循标准，才能将图像显示出来。步骤1042、获取采集到数据的分辨率，在上述分辨率列表中查找；步骤1043、若没找到，则说明分辨率错误，重新发起协商过程。由于视频源的显卡只能显示符合步骤103建立的分辨率时序表中的分辨率要求的图像，因此，若采集芯片识别出的分辨率无法在分辨率时序表中找到，则显卡无法对图像信号进行正常显示。比如，显卡输出的1920x1080@60，而采集芯片识别出的图像信号的分辨率的有效宽度为1923，那么，显卡无法显示该图像信号。在实际应用中，经常会出现由于采集芯片识别出的图像信号分辨率不符合标准要求，导致在显示器上无法显示图像的情况，本公开为了避免上述问题，提高用户体验，可以返回上述实施例的第103步，重新执行协商过程，直到采集芯片识别出的图像信号的分辨率符合标准要求。图5为本公开实施例提供的一种数据处理装置，该数据处理装置50包括：获取模块501，用于获取接收端显示器的扩展显示标识数据edid，其中，所述edid中包含显示器支持的分辨率时序参数；处理模块502，用于删除或修改所述edid中的高像素时钟的显示器控制lcdc时序，使得删除或修改后的edid不产生高像素时钟；传输模块503，用于将所述删除或修改后的edid写入到采集端并传输到视频源，使得视频源在识别到热插拔事件后，根据所述删除或修改后的edid输出图像信号。在一个实施例中，传输模块503具体用于：将视频源hdmi信号的热插拔检测hpd管脚设置为低电平再设置为高电平，使得所述删除或修改后的edid写入到采集端并传输修改后的edid到视频源。图6为本公开实施例提供的一种数据处理装置，该数据处理装置60包括：获取模块601、处理模块602、传输模块603和采集模块604，采集模块604用于接收视频源输出的图像信号，并识别所述图像信号的分辨率时序，如果所述分辨率时序满足预设条件，采集所述图像信号。图7为本公开实施例提供的一种数据处理装置，该数据处理装置70包括：获取模块701、处理模块702、传输模块703和触发模块704，触发模块704用于如果所述图像的分辨率时序不符合预设条件，执行将所述删除或修改后的edid写入到采集端并传输到视频源的步骤。图8为本公开实施例提供的一种数据处理装置，该数据处理装置80包括：获取模块801、处理模块802和传输模块803，处理模块802包括：第一检测子模块8021，用于检测是否存在除dtd外的高像素时钟的lcdc时序；第一处理子模块8022，用于如果存在，从edid数据结构中删除所述高像素时钟的lcdc时序。图9为本公开实施例提供的一种数据处理装置，该数据处理装置80包括：获取模块901、处理模块902和传输模块903，处理模块902包括：第二检测子模块9021，用于检测edid中dtd是否存在高像素时钟的lcdc时序；第二处理子模块9022，用于若存在，则按照预设规则对所述edid中dtd的高像素时钟的lcdc时序进行修改。在一个实施例中，第二处理子模块9022具体用于按照预设规则降低场频率。图10为本公开实施例提供的一种数据处理装置，该数据处理装置100包括：获取模块1001、处理模块1002、传输模块1003和判断模块1004，判断模块1004用于判断所述edid的像素时钟的lcdc时序是否为高像素时钟的lcdc时序。在一个实施例中，判断模块1004包括：第一判断子模块，用于如果所述edid指示所述屏幕的第一分辨率高于第一阈值，判断所述edid的像素时钟的lcdc时序为高像素时钟的lcdc时序；第二判断子模块，用于如果所述edid指示所述屏幕的第二分辨率高于第二阈值，判断所述edid的像素时钟的lcdc时序为高像素时钟的lcdc时序。其中，可以规定对于1920x1080分辨率，高于120mhz为高像素时钟，对于1920x1200分辨率，高于130mhz为高像素时钟。基于上述图1对应的实施例中所描述的数据处理方法，本公开实施例还提供一种计算机可读存储介质，例如，非临时性计算机可读存储介质可以是只读存储器(英文：readonlymemory，rom)、随机存取存储器(英文：randomaccessmemory，ram)、cd-rom、磁带、软盘和光数据存储装置等。该存储介质上存储有计算机指令，用于执行上述图1对应的实施例中所描述的数据处理方法，此处不再赘述。本领域技术人员在考虑说明书及实践这里公开的公开后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本
技术领域：
中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由下面的权利要求指出。当前第1页1 2 3