发光电路、显示面板及电子设备的制作方法

1.本申请涉及电子技术领域，尤其涉及一种发光电路、显示面板及电子设备。


背景技术：

2.目前amoled显示面板水平扫描线的驱动是由外接集成电路来实现的，外接集成电路可以控制各级行扫描线的逐级开启，而采用goa(gate driver on array)方法，可以将行扫描驱动电路集成在显示面板基板上，能够减少外接ic的数量，从而降低了显示面板的生产成本，并且能够实现显示装置的窄边框化。然而，目前的goa电路中的薄膜晶体管的漏电流较大，goa电路中的输出端的输出波形会随着漏电流增大越来越失真，甚至提前开启，造成显示面板显示异常。


技术实现要素：

3.第一方面，本申请提供一种发光电路，所述发光电路应用于显示面板。所述发光电路包括驱动电路、及发光单元，所述驱动电路用于驱动所述发光单元发光，所述驱动电路包括驱动单元、存储电容、第一开关单元、第二开关单元、及第三开关单元，所述驱动单元包括栅极、第一电极、及第二电极，所述驱动单元的栅极电连接所述存储电容至第一端，用于接收第一信号，所述驱动单元的第一电极电连接所述第一端，所述驱动单元的第二电极电连接所述第三开关单元至所述发光单元的正极，所述发光单元的负极电连接第二端，用于接收第二信号，所述第一开关单元及所述第二开关单元均电连接所述驱动单元的栅极，所述第一开关单元及所述第二开关单元中均包括薄膜晶体管，所述第一开关单元及所述第二开关单元中的至少一个薄膜晶体管的漏电流小于10-12
a。
4.第二方面，本申请还提供了一种发光电路。所述发光电路应用于显示面板，所述发光电路包括驱动电路、及发光单元，所述驱动电路用于驱动所述发光单元发光，所述驱动电路包括驱动单元、存储电容、第一开关单元、第二开关单元、及第三开关单元，所述驱动单元包括栅极、第一电极、及第二电极，所述驱动单元的栅极电连接所述存储电容至第一端，用于接收第一信号，所述驱动单元的第一电极电连接所述第一端，所述驱动单元的第二电极电连接所述第三开关单元至所述发光单元的正极，所述发光单元的负极电连接第二端，用于接收第二信号，所述第一开关单元及所述第二开关单元均电连接所述驱动单元的栅极，所述第一开关单元及所述第二开关单元中均包括薄膜晶体管，所述第一开关单元及所述第二开关单元中的至少一个薄膜晶体管的漏电流小于所述驱动单元的漏电流。
5.第三方面，本申请还提供了一种显示面板，所述显示面板包括第一方面或第二方面所述的发光电路。
6.第四方面，本申请还提供了一种电子设备，所述电子设备包括设备本体及如第三方面所述的显示面板，所述设备本体用于承载所述显示面板。
7.本申请第一方面提供的发光电路中，所述第一开关单元及所述第二开关单元均电连接所述驱动单元的栅极，所述第一开关单元及所述第二开关单元中的至少一个薄膜晶体
管的漏电流小于10-12
a，可使得所述驱动单元中驱动所述发光单元发光时，驱动单元的栅极的电压由于所述第一开关单元及所述第二开关单元的漏电流因素下降得较少，从而保证了所述驱动单元驱动所述发光单元发光时的亮度变化较小甚至无变化，当所述发光电路应用于显示面板时可减小甚至消除显示异常。
附图说明
8.为了更清楚地说明本申请实施例的技术方案，下面将对实施方式中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
9.图1为本申请一实施方式提供的发光电路的示意图。
10.图2为本申请一实施方式提供的发光电路驱动发光单元的时序示图。
11.图3为本申请一实施方式提供的发光电路的电路示意图。
12.图4为驱动图3的发光电路的时序示意图。
13.图5为本申请一实施方式提供的发光电路中第一开关单元的电路示意图。
14.图6为本申请另一实施方式提供的发光电路中第一开关单元的电路示意图。
15.图7为本申请又一实施方式提供的发光电路中第二开关单元的电路示意图。
16.图8为本申请另一实施方式提供的发光电路的示意图。
17.图9为本申请另一实施方式提供的发光电路驱动发光单元的时序示图。
18.图10为本申请又一实施方式提供的发光电路的电路示意图。
19.图11为本申请一实施方式提供的发光电路中第一开关单元的电路示意图。
20.图12为本申请一实施方式提供的发光电路中第二开关单元的电路示意图。
21.图13为本申请一实施方式提供的显示面板的示意图。
22.图14为本申请一实施方式提供的电子设备的示意图。
具体实施方式
23.下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有付出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
24.请参阅图1，图1为本申请一实施方式提供的发光电路的示意图。所述发光电路100包括驱动电路110、及发光单元120，所述驱动电路110用于驱动所述发光单元120发光。所述驱动电路110包括驱动单元111、存储电容c、第一开关单元112、第二开关单元113、及第三开关单元114。所述驱动单元111包括栅极g、第一电极s、及第二电极d。所述驱动单元111的栅极g电连接所述存储电容c至第一端a，用于接收第一信号v
dd
。所述驱动单元111的第一电极s电连接所述第一端a，所述驱动单元111的第二电极d电连接所述第三开关单元114至所述发光单元120的正极，所述发光单元120的负极电连接第二端b，用于接收第二信号v
ss
。所述第一开关单元112及所述第二开关单元113均电连接所述驱动单元111的栅极g，所述第一开关单元112及所述第二开关单元113中均包括薄膜晶体管，所述第一开关单元112及所述第二开关单元113中的至少一个薄膜晶体管的漏电流小于10-12
a。
25.所谓薄膜晶体管的漏电流是指，以薄膜晶体管的栅极与源极的电压差定义v
gs
，以v
th
为参考点，开启反方向的电压推移v
gs 5～10v范围的偏差设定，对应漏极源极电压差v
ds
的条件下，漏极电流大小。所述发光单元120可以为但不仅限于为发光二极管。所谓所述第一开关单元112及所述第二开关单元113中的至少一个薄膜晶体管的漏电流小于10-12
a，包括：仅第一开关单元112中的至少一个薄膜晶体管的漏电流小于10-12
a；或者，仅第二开关单元113中的至少一个薄膜晶体管的漏电流小于10-12
a；或者，所述第一开关单元112中的至少一个薄膜晶体管的漏电流小于10-12
a，且第二开关单元113中的至少一个薄膜晶体管的漏电流小于10-12
a。在本实施方式的示意图中，以所述驱动单元111包括薄膜晶体管t2为例进行示意。
26.在本实施方式中，所述第一开关单元112及所述第二开关单元113均电连接所述驱动单元111的栅极g，所述第一开关单元112及所述第二开关单元113中的至少一个薄膜晶体管的漏电流小于10-12
a，可使得所述驱动单元111驱动所述发光单元120发光时，驱动单元111的栅极g的电压由于所述第一开关单元112及所述第二开关单元113的漏电流因素下降得较少，从而保证了所述驱动单元111驱动所述发光单元120发光时的亮度变化较小甚至无变化，进而减弱甚至消除了显示异常。
27.可选地，在一实施方式中，所述第一开关单元112及所述第二开关单元113中的至少一个薄膜晶体管为金属氧化物薄膜晶体管。
28.所谓金属氧化物薄膜晶体管，是指薄膜晶体管的沟道层(也称为有源层或者有源区)的材料为金属氧化物。可以理解地，所述沟道层中的膜层说明可以为单层，两层，或者两层以上。当沟道层的膜层为两层及两层以上时，沟道层中至少一层膜层的材质为金属氧化物。
29.可选地，所述金属氧化物薄膜晶体管的沟道层包括铟镓锌氧化物(indium gallium zinc oxide，igzo)、镓锌氧化物(gallium zinc oxide,gzo)、铟锌氧化物(indium zinc oxide，izo)、铟镓锡氧化物(indium gallium zinc tin oxide，igzto)、铟锡氧化物(indium tin oxide,ito)的一种、多种金属氧化物组合或多种金属氧化物的多层薄膜堆叠。。
30.下面对本申请的发光电路100驱动显示面板10(请参阅图13)时的工作原理详细说明。请一并参阅图2，图2为本申请一实施方式提供的发光电路驱动发光单元的时序示图。所述发光电路100具有驱动所述显示面板10的多帧驱动时间，每帧驱动时间包括初始化阶段(initial)，在图中用
①
表示，在所述初始化阶段，所述第一开关单元112开启，所述第二开关单元113关闭，所述第三开关单元114关闭，所述驱动单元111的栅极g被写入复位信号vint。
31.所述驱动单元111的栅极g被写入复位信号，是为了消除所述发光电路100驱动显示面板10显示上一帧画面时所残留的信号，以免显示面板10显示上一帧画面时所残留的信号对在当前帧驱动时间内发光电路100驱动显示面板10显示画面时造成影响。
32.进一步地，在一实施方式中，每帧驱动时间还包括位于所述初始化阶段之后且与所述初始化阶段连续的信息写入及补偿阶段(data&compensation)，在图中用
②
表示。在所述信息写入及补偿阶段，所述第一开关单元112关闭，所述第二开关单元113开启，所述第三开关单元114关闭，所述第二开关单元113接收数据信号且将所述数据信号写入到所述驱动
单元111的栅极g。
33.在本实施方式中，在所述信息写入及补偿阶段，所述数据信号被写入到所述驱动单元111的栅极g，为后续驱动单元111根据所述数据信号驱动所述发光单元120发光做准备。
34.进一步地，在一实施方式中，每帧驱动时间还包括位于所述信息写入及补偿阶段之后且与所述信息写入及补偿阶段连续的发光阶段(emission)，在图中用
③
表示。在所述发光阶段，所述第一开关单元112关闭，所述第二开关单元113关闭，所述第三开关单元114开启，所述驱动单元111驱动所述发光单元120发光。
35.在本实施方式中，所述第二开关单元113接收数据信号并将所述数据信号写入到所述驱动单元111的栅极g时，由于所述驱动单元111的栅极g电连接的第一开关单元112及第二开关单元113，且所述第一开关单元112及所述第二开关单元113中的至少一个薄膜晶体管的漏电流小于10-12
a，可使得所述驱动单元111的栅极g接收的数据信号的电压值由于所述第一开关单元112及第二开关单元113漏电流因素下降得较少，从而保证了所述驱动单元111驱动所述发光单元120发光时的亮度变化较小，甚至亮度变化不容易被人眼察觉。
36.由于所述第一开关单元112及所述第二开关单元113中的至少一个薄膜晶体管的漏电流小于10-12a，因此，即便当所述发光电路100的刷新率较低时，第一开关单元112及所述第二开关单元113的漏电流依然不会对所述驱动单元111的栅极的电压造成很大影响，从而保证了所述驱动单元111驱动所述发光单元120发光时的亮度变化较小，甚至亮度变化不容易被人眼察觉。所谓刷新率，为用所述发光电路100的控制信号(clk)的最小重复周期所对应的频率。在所述发光电路连续输出信号至所述发光单元时，若改变控制信号的频率，所述发光电路的刷新率动态变化。所述发光电路100的控制信号的频率可以为1hz～120hz范围，即，所述发光电路100的刷新率为1hz～120hz。优选的，所述发光电路的刷新率为30hz、60hz、90hz，本发明并不以此为限。
37.请参阅图3，图3为本申请一实施方式提供的发光电路的电路示意图。在本实施方式中，所述第一开关单元112包括n型的第一薄膜晶体管t5，且，所述第一薄膜晶体管t5为金属氧化物薄膜晶体管。所述第一薄膜晶体管t5的栅极g用于接收第(n-1)级栅极控制信号g(n-1)，所述第一薄膜晶体管t5的第一电极s电连接所述驱动单元111的栅极g，所述第一薄膜晶体管t5的第二电极d电连接第三端e，以接收所述复位信号vint。
38.所述第一薄膜晶体管t5为金属氧化物薄膜晶体管，所述金属氧化物薄膜晶体管请参阅前面描述，在此不再赘述。
39.进一步地，在一实施方式中，所述第二开关单元113包括n型的第二薄膜晶体管t1、和p型的第三薄膜晶体管t4，所述第二薄膜晶体管t1为金属氧化物薄膜晶体管，所述第二薄膜晶体管t1的栅极g用于接收第n级栅极控制信号，所述第二薄膜晶体管t1的第一电极s用于接收所述数据信号，所述第二薄膜晶体管t1的第二电极d用于电连接所述第三薄膜晶体管t4的第一电极s，所述第三薄膜晶体管t4的栅极g和第二电极d电连接所述驱动单元111的栅极g。
40.可以理解地，所述第一开关单元112及所述第二开关单元113的电路结构可彼此独立，所述第一开关单元112的电路结构并不依赖于所述第二开关单元113的电路结构，所述第二开关的电路结构也不依赖于所述第一开关单元112的电路结构。也就是说本申请的第
一开关单元112包括n型的第一薄膜晶体管t5，且，所述第一薄膜晶体管t5为金属氧化物薄膜晶体管；与所述第二开关单元113包括n型的第二薄膜晶体管t1、和p型的第三薄膜晶体管t4可分别结合到图1中提供的发光电路100的框架中。在本实施方式的示意图中，以所述发光电路100中的第一开关单元112包括n型的第一薄膜晶体管t5，且，所述第一薄膜晶体管t5为金属氧化物薄膜晶体管，以及所述第二开关单元113包括n型的第二薄膜晶体管t1、和p型的第三薄膜晶体管t4为例进行示意。
41.结合本实施方式提供的发光单元120的具体电路结构，请参阅图4，图4为驱动图3的发光电路的时序示意图。在本示意图中，
①
为初始化阶段，
②
为信息写入及补偿阶段，
③
为发光阶段。
42.在初始化阶段：g(n-1)为高电平，所述第一薄膜晶体管t5导通，即，所述第一开关单元112导通；g(n)为低电平，所述第二薄膜晶体管t1关闭，此时，所述第二开关单元113关闭；e(n)为高电平，所述第四薄膜晶体管t3关闭，即，所述第三开关单元114关闭；由于所述第一开关单元112导通，所述第二开关单元113关闭，且所述第三开关单元114关闭，因此，在初始化阶段，所述复位信号经由所述第一开关单元112被写入驱动单元111的栅极g。
43.在信息写入及补偿阶段：g(n-1)为低电平，第一薄膜晶体管t5关闭，即，所述第一开关单元112关闭；g(n)为高电平，所述第二薄膜晶体管t1开启，由于在初始化阶段，复位信号被写入驱动单元111的栅极g，而驱动单元111的栅极g又和第三薄膜晶体管t4的栅极g电连接，此时，所述第三薄膜晶体管t4也开启，即，所述第二开关单元113开启；e(n)为高电平，所述第四薄膜晶体管t3关闭，即，所述第三开关单元114关闭。由于所述第一开关单元112关闭，所述第二开关单元113开启，且所述第三开关单元114关闭，因此，在信息写入及补偿阶段，所述数据信号经由所述第二开关单元113被写入到驱动单元111的栅极g。
44.在发光阶段：g(n-1)为低电平，所述第一薄膜晶体管t5关闭，即，所述第一开关单元112关闭；g(n)为低电平，所述第二薄膜晶体管t1关闭，此时，所述第二开关单元113关闭；e(n)为低电平，所述第四薄膜晶体管t3开启，即，所述第三开关单元114开启。由于所述第一开关单元112关闭，所述第二开关单元113关闭，所述第三开关单元114开启，因此，在发光阶段，所述驱动单元111驱动所述发光单元120发光。
45.具体地，流经所述发光的单元的电流i
ds
如公式(1)。
46.i
ds
＝k[v
gs-v
th
]2/2
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(1)
[0047]
其中，v
gs
为驱动单元111的栅极g及源极s之间的电压，v
th
为驱动单元111的开启的阈值电压，而k为常数，和驱动单元111的本身的特性相关。通常情况下：
[0048]
k＝μ
n
c
ox
w/l
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(2)
[0049]
其中，μ
n
为驱动单元111的载流子的迁移率，c
ox
为驱动单元111的单位面积的电容，w为驱动单元111的沟道层的宽度，l为驱动单元111的沟道层的长度。
[0050]
而，
[0051]
v
gs
＝v
g-v
dd
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(3)
[0052]
v
g
＝v
th
+v
data
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(4)
[0053]
根据公式(1)、(2)、(3)、(4)可得出：
[0054]
i
ds
＝k[v
data-v
dd
]2/2
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(5)
[0055]
由公式(5)可知，流经发光单元120的电流i
ds
和驱动单元111的阈值电压v
th
无关，
从而可以达到补偿所述驱动单元111的阈值电压v
th
的变化而对驱动电流的影响。
[0056]
可以理解地，在本实施方式的电路图中，以所述第三开关单元114包括一个p型的第四薄膜晶体管t3为例进行示意，可以理解地，在其他实施方式中，所述第三开关单元114中包括的薄膜晶体管的数目也可以为不为一个，且，所述第三开关单元114中的薄膜晶体管的类型也并不仅限于为p型的薄膜晶体管，只要满足，所述第三开关单元114在初始化阶段关闭，在信息写入及补偿阶段关闭，且在发光阶段开启。相应地，驱动所述第三开关单元114的信号en也可以根据所述第三开关单元114所需要达到的状态进行设计。举例而言，在其他实施方式中，所述第三开关单元114包括一个n型的薄膜晶体管，由于在初始化阶段第三开关单元114关闭，则在初始化阶段，en为低电平；由于在信息写入及补偿阶段第三开关单元114关闭，则信息写入及补偿阶段，en为低电平；由于在发光阶段第三开关单元114开启，则，在发光阶段en为高电平。
[0057]
请参阅图5，图5为本申请一实施方式提供的发光电路中第一开关单元的电路示意图。所述第一开关单元112包括至少一个第一薄膜晶体管t5，当所述第一开关单元112中包括一个第一薄膜晶体管t5时，所述第一薄膜晶体管t5为n型或p型，且所述第一薄膜晶体管t5为金属氧化物薄膜晶体管；当所述第一开关单元112包括两个或两个以上的第一薄膜晶体管t5时，其中至少一个所述第一薄膜晶体管t5为金属氧化物薄膜晶体管，且其中的第一薄膜晶体管t5的类型为n型或者p型的任意组合。只要满足所述第一开关单元112在初始化阶段开启，在信息写入及补偿阶段关闭，且在发光阶段关闭即可。
[0058]
对于n型的薄膜晶体管而言，当薄膜晶体管的栅极g加载高电平时，所述薄膜晶体管开启；当所述薄膜晶体管的栅极g加载低电平时，所述薄膜晶体管关闭。对于p型的薄膜晶体管而言，当薄膜晶体管的栅极g加载低电平时，所述薄膜晶体管开启；当所述薄膜晶体管的栅极g加载高电平时，所述薄膜晶体管关闭。
[0059]
在本实施方式的示意图中，以所述第一开关单元112包括一个p型的第一薄膜晶体管t5为例进行示意。当所述第一开关单元112包括一个n型的第一薄膜晶体管t5时，由于所述第一开关单元112在初始化阶段开启，因此，在初始化阶段g(n-1)为高电平；由于所述第一开关单元112在信息写入及补偿阶段关闭，因此，在信息写入及补偿阶段g(n-1)为低电平；由于所述第一开关单元112在发光阶段关闭，因此，在发光阶段g(n-1)为低电平。
[0060]
请参阅图6，图6为本申请另一实施方式提供的发光电路中第一开关单元的电路示意图。在本实施方的示意图中，有所述第一开关单元112包括三个串联的n型第一薄膜晶体管t5为例进行示意，其中的至少一个所述第一薄膜晶体管t5为金属氧化物薄膜晶体管。在本实施方式中，需要控制各个第一薄膜晶体管t5的栅极g上加载的电压信号，使得所述第一开关单元112在初始化阶段开启，在所述信息写入及补偿阶段关闭以及在发光阶段关闭即可。
[0061]
请参阅图7，图7为本申请又一实施方式提供的发光电路中第二开关单元的电路示意图。在本实施方式中，所述第二开关单元113包括一个或多个第二薄膜晶体管t1、和一个第三薄膜晶体管t4，所述一个或多个第二薄膜晶体管t1串联。第一级第二薄膜晶体管t1的第一电极s接收数据信号v
data
，最后一级第二薄膜晶体管t1的第二电极d电连接所述第三薄膜晶体管t4的第一电极s，所述一个或多个第二薄膜晶体管t1中至少一个第二薄膜晶体管t1为金属氧化物薄膜晶体管，且其中的第二薄膜晶体管t1的类型为n型或者p型的任意组
合，所述第三薄膜晶体管t4的栅极g和第二电极d均电连接所述驱动单元111的栅极g。
[0062]
所谓多个第二薄膜晶体管t1串联，是指，第m级第二薄膜晶体管t1的第一电极s电连接所述第m-1级第二薄膜晶体管t1的第二电极d，所述第m级第二薄膜晶体管t1的第二电极d电连接所述第m+1级第二薄膜晶体管t1的第一电极s，其中，m为正整数，且m大于2。
[0063]
在本实施方式中，以所述第二开关单元113包括三个n型的第二薄膜晶体管t1为例进行示意，可以理解地，在其他实施方式中，所述第二薄膜晶体管t1的数量也可以为其他数量，所述第二薄膜晶体管t1的类型为n型或者p型的任意组合，只需要满足，在初始化阶段所述第二开关单元113关闭，在信息写入及补偿阶段所述第二开关单元113开启，在发光阶段所述第二开关单元113关闭即可。
[0064]
当所述第二开关单元113包括一个多个串联的第二薄膜晶体管t1时，所述一个或多个第二薄膜晶体管t1中至少一个第二薄膜晶体管t1为金属氧化物薄膜晶体管，可使得所述第二开关单元113的漏电流较小，可使得所述驱动单元111的栅极g接收的数据信号的电压值由于所述第二开关单元113漏电流因素下降得较少，从而保证了所述驱动单元111驱动所述发光单元120发光时的亮度变化较小。
[0065]
上述各个实施方式提供发光电路100中的驱动单元111为p型薄膜晶体管为例进行示意。所述驱动单元111为低温多晶硅薄膜晶体管。
[0066]
请参阅图8，图8为本申请另一实施方式提供的发光电路的示意图。所述发光电路100包括驱动电路110、及发光单元120，所述驱动电路110用于驱动所述发光单元120发光。所述驱动电路110包括驱动单元111、存储电容c、第一开关单元112、第二开关单元113、及第三开关单元114。所述驱动单元111包括栅极g、第一电极s、及第二电极d，所述驱动单元111的栅极g电连接所述存储电容c至第一端a，用于接收第一信号v
dd
。所述驱动单元111的第一电极s电连接所述第一端a，所述驱动单元111的第二电极d电连接所述第三开关单元114至所述发光单元120的正极，所述发光单元120的负极电连接第二端b，用于接收第二信号v
ss
。所述第一开关单元112及所述第二开关单元113均电连接所述驱动单元111的栅极g，所述第一开关单元112及所述第二开关单元113中均包括薄膜晶体管，所述第一开关单元112及所述第二开关单元113中的至少一个薄膜晶体管的漏电流小于所述驱动单元111的漏电流。
[0067]
关于漏电流的定义，请参阅前面的描述，在此不再赘述。所述述第一开关单元112及所述第二开关单元113中的至少一个薄膜晶体管的漏电流小于所述驱动单元111的漏电流，包括：仅所述第一开关单元112中的至少一个薄膜晶体管的漏电流小于所述驱动单元111的漏电流；或者，仅第二开关单元113中的至少一个薄膜晶体管的漏电流小于所述驱动单元111的漏电流；或者，所述第一开关单元112中的至少一个薄膜晶体管的漏电流小于所述驱动单元111的漏电流且第二开关单元113中的至少一个薄膜晶体管的漏电流小于所述驱动单元111的漏电流。
[0068]
在本实施方式中，所述第一开关单元112及所述第二开关单元113中的至少一个薄膜晶体管的漏电流小于所述驱动单元111的漏电流，从而使得在所述驱动单元111在驱动所述发光单元120发光时，所述驱动单元111的栅极g电压由于所述第一开关单元112及所述第二开关单元113的漏电流因素下降得较少，从而保证了所述驱动单元111驱动所述发光单元120发光时的亮度变化较小。
[0069]
通常而言，薄膜晶体管的漏电流越小，则驱动能力越强。在本实施方式中，所述第
一开关单元112及所述第二开关单元113中的至少一个薄膜晶体管的漏电流小于所述驱动单元111的漏电流。一方面使得所述驱动单元111具有较好的驱动能力，且保证了所述驱动单元111的栅极g电压由于所述第一开关单元112及所述第二开关单元113的漏电流因素下降得较少。
[0070]
在一种可能的实施方式中，所述驱动单元111为低温多晶硅薄膜晶体管，即，所述驱动单元111的沟道层的材质包括低温多晶硅。所述第一开关单元112及所述第二开关单元113中的至少一个薄膜晶体管为金属氧化物薄膜晶体管，以使得所述第一开关单元112及所述第二开关单元113中的至少一个薄膜晶体管的漏电流小于所述驱动单元111的漏电流。关于金属氧化物薄膜晶体管请参阅前面描述，在此不再赘述。可以理解地，本案对所述驱动单元111、所述第一开关单元112、及所述第二开关单元113中的薄膜晶体管的类型并不限于前面提及的类型，所述驱动单元111、所述第一开关单元112、及所述第二开关单元113中的薄膜晶体管的类型也可以为其他类型，只要满足所述第一开关单元112及所述第二开关单元113中的至少一个薄膜晶体管的漏电流小于所述驱动单元111的漏电流即可。
[0071]
请参阅图9，图9为本申请另一实施方式提供的发光电路驱动发光单元的时序示图。所述发光电路100具有驱动所述显示面板的多帧驱动时间，每帧驱动时间包括初始化阶段(在图中用
①
表示)，在所述初始化阶段，所述第一开关单元112开启，所述第二开关单元113关闭，所述第三开关单元114关闭，所述驱动单元111的栅极g被写入复位信号。所述初始化阶段请参阅前面的描述，在此不再赘述。
[0072]
每帧驱动时间还包括位于所述初始化阶段之后且与所述初始化阶段连续的信息写入及补偿阶段(在图中用
②
表示)，在所述信息写入及补偿阶段，所述第一开关单元112关闭，所述第二开关单元113开启，所述第三开关单元114关闭，所述第二开关单元113接收数据信号且将数据信号写入到所述驱动单元111的栅极g。所述信息写入及补偿阶段请参阅前面的描述，在此不再赘述。
[0073]
每帧驱动时间还包括位于所述信息写入及补偿阶段之后且与所述信息写入及补偿阶段连续的发光阶段(在图中用
③
表示)，在所述发光阶段，所述第一开关单元112关闭，所述第二开关单元113关闭，所述第三开关单元114开启，所述驱动单元111驱动所述发光单元120发光。所述发光阶段请参阅前面的描述，在此不再赘述。
[0074]
请参阅图10，图10为本申请又一实施方式提供的发光电路的电路示意图。所述第一开关单元112包括n型的第一薄膜晶体管t5，所述第一薄膜晶体管t5的漏电流小于所述驱动单元111的漏电流，所述第一薄膜晶体管t5的栅极g用于接收第(n-1)级栅极控制信号g(n-1)，所述第一薄膜晶体管t5的第一电极s电连接所述驱动单元111的栅极g，所述第一薄膜晶体管t5的第二电极d电连接第三端e，以接收所述复位信号vint。
[0075]
在一实施方式中，所述驱动单元111为低温多晶硅薄膜晶体管，所述第一薄膜晶体管t5为金属氧化物薄膜晶体管。可以理解地，所述驱动单元111及所述第一薄膜晶体管t5的类型并不局限于此，只要满足所述第一薄膜晶体管t5的漏电流小于所述驱动单元111的漏电流即可。
[0076]
在一实施方式中，所述第二开关单元113包括n型的第二薄膜晶体管t1、和p型的第三薄膜晶体管t4，所述第二薄膜晶体管t1的漏电流小于所述驱动单元111的漏电流，所述第二薄膜晶体管t1的栅极g用于接收第n级栅极控制信号g(n)，所述第二薄膜晶体管t1的第一
电极s用于接收数据信号v
data
，所述第二薄膜晶体管t1的第二电极d用于电连接所述第三薄膜晶体管t4的第一电极s，所述第三薄膜晶体管t4的栅极g和第二电极d电连接所述驱动单元111的栅极g。
[0077]
可以理解地，所述第一开关单元112及所述第二开关单元113的电路结构可彼此独立，所述第一开关单元112的电路结构并不依赖于所述第二开关单元113的电路结构，所述第二开关电路11的结构也不依赖于所述第一开关单元112的电路结构。
[0078]
请参阅图11，图11为本申请一实施方式提供的发光电路中第一开关单元的电路示意图。所述第一开关单元112包括至少一个第一薄膜晶体管t5，当所述第一开关单元112中包括一个第一薄膜晶体管t5时，所述第一薄膜晶体管t5为n型或p型，且所述第一薄膜晶体管t5的漏电流小于所述驱动单元111的漏电流；当所述第一开关单元112包括两个或两个以上的第一薄膜晶体管t5时，其中至少一个第一薄膜晶体管t5为金属氧化物薄膜晶体管，且其中的第一薄膜晶体管t5的类型为n型或者p型的任意组合。在本实施方式的示意中，以所述第一开关单元112包括两个串联的第一薄膜晶体管t5，且其中一个第一薄膜晶体管t5为n型薄膜晶体管另外一个第一薄膜晶体管t5为p型薄膜晶体管为例进行示意。这两个串联的第一薄膜晶体管t5中的至少一个第一薄膜晶体管t5的漏电流小于所述驱动单元111的漏电流。
[0079]
在本实施方式中，漏电流小于所述驱动单元11漏电流的第一薄膜晶体管t5为金属氧化物薄膜晶体管，所述驱动单元111为低温多晶硅薄膜晶体管。金属氧化物薄膜晶体管请参阅前面描述，在此不再赘述。在其他实施方式中，所述第一薄膜晶体管t5的类型及所述驱动单元111的类型并不局限于此，只需要满足所述第一薄膜晶体管t5的漏电流小于所述驱动单元111的漏电流即可。
[0080]
请参阅图12，图12为本申请一实施方式提供的发光电路中第二开关单元的电路示意图。所述第二开关单元113包括一个或多个第二薄膜晶体管t1、和一个第三薄膜晶体管t4。所述一个或多个第二薄膜晶体管t1串联，第一级第二薄膜晶体管t1的第一电极s接收数据信号，最后一级第二薄膜晶体管t1的第二电极d电连接所述第三薄膜晶体管t4的第一电极s，所述一个或多个第二薄膜晶体管t1中至少一个第二薄膜晶体管t1的漏电流小于所述驱动单元111的漏电流，且其中的第二薄膜晶体管t1的类型为n型或者p型的任意组合，所述第三薄膜晶体管t4的栅极g和第二电极d均电连接所述驱动单元111的栅极g。
[0081]
在本实施方式中，以所述第二薄膜晶体管t1的数目为三个为例进行示意。漏电流小于所述驱动单元111的漏电流的第二薄膜晶体管t1为金属氧化物薄膜晶体管，所述驱动单元111为低温多晶硅薄膜晶体管。可以理解地，在其他实施方式中，漏电流小于所述驱动单元111的漏电流的第二薄膜晶体管t1、以及所述驱动单元111的类型也可以为其他类型。
[0082]
请参阅图13，图13为本申请一实施方式提供的显示面板的示意图。所述显示面板10包括前面任意实施方式所述的发光电路100。所述发光电路100请参阅前面描述，在此不再赘述。所述显示面板10可以为但不仅限于为柔性显示面板。
[0083]
进一步地，所述显示面板10包括多个扫描线300、及多个数据线500。所述多个扫描线300间隔设置，所述多个数据线500间隔设置，且所述多个数据线500与所述多个扫描线300交叉绝缘设置。相邻的两个扫描线300与相邻的两个数据线500交叉的区域限定为一个子像素区，所述发光单元120位于所述子像素区。所述数据线500用于传输数据信号data
(n)、data(n-1)，所述扫描线300用于传输栅极控制信号g(n)、栅极控制信号g(n-1)等。
[0084]
在一实施方式中，所述多个扫描线300沿着第一方向d1延伸，且沿着第二方向d2间隔排布，其中，所述第一方向d1不等于所述第二方向d2，可选地，所述第一方向d1与所述第二方向d2垂直。所述多个数据线500沿着所述第二方向d2延伸，且沿着所述第一方向d1间隔排布。
[0085]
请参阅图14，图14为本申请一实施方式提供的电子设备的示意图。所述电子设备1可以为但不仅限于为手机、平板电脑或笔记本电脑等。所述电子设备1包括设备本体20及显示面板10，所述设备本体20用于承载所述显示面板10。所述显示面板10请参阅前面描述，在此不再赘述。所述电子设备1可以为但不仅限于为柔性电子设备。
[0086]
在一种实施方式中，所述设备本体20可以为但不仅限于包括壳体210以及收容于所述壳体210与所述显示面板10形成的收容空间内的电路板230等。所述壳体210包括背板211及连接于所述背板211周缘的边框212。所述背板211与所述边框212相连形成开口，所述显示面板10收容于所述开口。
[0087]
尽管上面已经示出和描述了本申请的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本申请的限制，本领域的普通技术人员在本申请的范围内可以对上述实施例进行变化、修改、替换和变型，这些改进和润饰也视为本申请的保护范围。