阵列基板、显示面板及显示装置的制作方法

本发明属于显示技术领域，尤其涉及一种阵列基板、显示面板及显示装置。

背景技术：

随着电子设备的发展，用户对屏占比的要求越来越高，通常在显示面板的显示区内的部分区域打孔以集成摄像头等感光组件，在该集成摄像头或感光组件的周侧的信号线需要绕行，多条绕行的信号线密集且部分交叠产生电容耦合引起串扰，影响显示效果。

技术实现要素：

本发明实施例提供了一种阵列基板、显示面板及显示装置，旨在减小信号线之间由于电容耦合产生的串扰，提升显示效果。

第一方面，本发明提供一种阵列基板，包括：具有打孔区、至少部分围绕打孔区的布线区以及位于打孔区和布线区之间的绕线区，阵列基板包括：衬底；第一布线层，设置于衬底的一侧，第一布线层包括多条第一信号线，多条第一信号线中至少部分第一信号线包括位于布线区的第一直线段和位于绕线区的第一绕线段，第一绕线段围绕打孔区的部分设置；屏蔽组件，至少包括设置于第一布线层背离衬底一侧且与第一信号线绝缘设置的第一屏蔽层，第一屏蔽层电连接至第一固定电位端，第一屏蔽层在衬底上的正投影覆盖第一绕线段在所衬底上的正投影。

根据本发明的一个方面，第一屏蔽层设置于绕线区，第一屏蔽层为环绕打孔区设置的环状层结构；或第一屏蔽层设置于绕线区，第一屏蔽层包括多条第一屏蔽线，第一屏蔽线在衬底上的正投影与第一绕线段在衬底上的正投影重合。

根据本发明的一个方面，阵列基板进一步包括第二布线层，第二布线层设置于衬底与第一布线层之间，第二布线层包括多条第二信号线，多条第二信号线中至少部分第二信号线包括位于布线区的第二直线段和位于绕线区的第二绕线段，第二绕线段围绕打孔区的部分设置，其中，第二绕线段与第一绕线段至少部分交叠；屏蔽组件进一步包括设置于第一布线层与第二布线层之间的第二屏蔽层，第一屏蔽层与第一信号线、第二信号线绝缘设置，第二屏蔽层电连接至第二固定电位端，第二屏蔽层在衬底上的正投影覆盖第二绕线段在衬底上的正投影。

根据本发明的一个方面，第二屏蔽层设置于布线区与绕线区，第二屏蔽层在衬底上的正投影还覆盖第二直线段在衬底上的正投影。

根据本发明的一个方面，第二屏蔽层设置于绕线区，第二屏蔽层为绕打孔区设置的环状层结构；或第二屏蔽层设置于绕线区，第二屏蔽层包括多条第二屏蔽线，第二屏蔽线在衬底上的正投影与第二绕线段在衬底上的正投影重合。

根据本发明的一个方面，阵列基板还包括电源电压信号线、参考电压信号线和低电平信号线；第一屏蔽层与第二屏蔽层电连接至电源电压信号线、参考电压信号线和低电平信号线中的其中一者。

根据本发明的一个方面，相邻的第一绕线段的间距l满足：l≥3μm。

根据本发明的一个方面，第一直线段与第一绕线段同层或异层设置；第二直线段与第二绕线段同层或异层设置。

第二方面，本发明提供一种显示面板，具有显示区和非显示区，显示面板包括上述任一实施例的阵列基板，其中，布线区和绕线区对应显示区设置，打孔区对应非显示区设置。

第三方面，本发明提供一种显示装置，包括上述任一实施例的显示面板。

本发明实施例中，在第一布线层背离衬底的一侧设置第一屏蔽层，第一屏蔽层连接至第一固定电位端，能够降低相邻的第一绕线段之间的耦合电容，以降低像素电路中的耦合电容引起的串扰，改善显示效果。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例中所需要使用的附图作简单地介绍，显而易见地，下面所描述的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明一实施例提供的阵列基板的俯视结构透视图；

图2是图1的p部放大示意图；

图3是图2中的a-a剖视图；

图4是本发明另一实施例提供的阵列基板的俯视结构透视图；

图5是图4中的q部放大示意图；

图6是图5中的一种b-b剖视图；

图7是本发明一实施例提供的第一屏蔽层的结构示意图；

图8是图5中的一种c-c剖视图；

图9是本发明另一实施例提供的第一屏蔽层的结构示意图；

图10是图5中的另一种c-c剖视图；

图11是图5中的另一种b-b剖视图；

图12是本发明一实施例提供的第二屏蔽层的结构示意图；

图13是图5中的又一种c-c剖视图；

图14是本发明另一实施例提供的第二屏蔽层的结构示意图；

图15是图5中的再一种c-c剖视图；

图16是本发明一实施例提供显示面板的俯视结构示意图；

图17是本发明一实施例提供的显示装置的俯视结构示意图；

图18是图17中的一种d-d剖视图。

图中：

100-阵列基板；10-衬底；20-第二布线层；21-第二信号线；211-第二直线段；212-第二绕线段；30-第一布线层；31-第一信号线；311-第一直线段；312-第一绕线段；40-屏蔽组件；41-第一屏蔽层；411-第一屏蔽线；42-第二屏蔽层；421-第二屏蔽线；200-显示面板；300-显示装置；310-功能器件；aa1-布线区；da1-绕线区；na1-打孔区；aa2-显示区；na2-非显示区。

具体实施方式

下面将详细描述本发明的各个方面的特征和示例性实施例，为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本发明进行进一步详细描述。应理解，此处所描述的具体实施例仅被配置为解释本发明，并不被配置为限定本发明。对于本领域技术人员来说，本发明可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本发明的示例来提供对本发明更好的理解。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

应当理解，在描述部件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将部件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

下面结合图1至图18对本发明实施例的阵列基板、显示面板及显示装置进行详细描述。为了清楚的示出与本发明相关的结构，图中对一些公知的结构进行了隐藏或透明绘制。

请参阅图1至图3所示，图1是本发明一实施例提供的阵列基板的俯视结构透视图，图2是图1中的p部放大示意图；图3是图2中的一种a-a剖视图。阵列基板100具有打孔区na1、至少部分围绕打孔区na1的布线区aa1以及位于打孔区na1和布线区aa1之间的绕线区da1。阵列基板100的打孔区na1用于容纳功能器件，功能器件例如是图像采集器、红外传感器、接近传感器、红外镜头、泛光感应元件、环境光传感器以及点阵投影器等感光组件，还可以是听筒、扬声器等器件。

本实施例的阵列基板100包括依次层叠设置的衬底10、第一布线层30和屏蔽组件40。

第一布线层30设置于衬底10的一侧，第一布线层30包括多条第一信号线31。多条第一信号线31中至少部分第一信号线31包括位于布线区aa1的第一直线段311和位于绕线区da1的第一绕线段312，第一绕线段312围绕打孔区da1的部分设置。

屏蔽组件40至少包括设置于第一布线层30背离衬底10一侧且与第一信号线31绝缘设置的第一屏蔽层41，第一屏蔽层41电连接至第一固定电位端，第一屏蔽层41在衬底10上的正投影覆盖第一绕线段312在衬底10上的正投影。本文中的固定电位端是指电信号不发生变化的电位端。

根据本实施例的阵列基板100，在第一布线层30背离衬底10的一侧设置第一屏蔽层41，第一屏蔽层41连接至第一固定电位端，能够降低相邻的第一绕线段312之间的耦合电容，以降低像素电路中的耦合电容引起的串扰，改善显示效果。

请参阅图4至图6所示，图4是本发明另一实施例提供的阵列基板的俯视结构透视图；图5是图4中的q部放大示意图；图6是图5的一种b-b剖视图。在另一些可选的实施例中，阵列基板100进一步包括第二布线层20，第二布线层20设置于衬底10与第一布线层30之间，第二布线层20包括多条第二信号线21，多条第二信号线21中至少部分第二信号线21包括位于布线区aa1与的第二直线段211和位于绕线区da1的第二绕线段212，第二绕线段212围绕打孔区na1的部分设置，其中，第二绕线212与第一绕线段312至少部分交叠。第一屏蔽层41进一步可以降低第一信号线31和第二信号线21在绕线区da1交叠产生的耦合电容。

在一些实施例中，第二信号线21可以为扫描线(scan线)或发光控制信号线(emit线)中的至少一种，第一信号线31可以为数据线(data线)。scan线、emit线与data线在绕线区da1交叠存在耦合电容，相邻的data线之间也会存在耦合电容。当任一信号线的电压发生变化时，会引起相邻的data线信号电压改变，从而影响显示效果。而第一屏蔽层41设置于第一信号线31背离衬底10的一侧且与第一信号线31绝缘设置，第一屏蔽层41在衬底10上的投影覆盖第一绕线段312在衬底10上的正投影，也即第一屏蔽层41在绕线区da1位于第一信号线31正上方且覆盖第一绕线段312，第一屏蔽层41连接至固定电位端，能够有效的减弱data线之间的耦合电容以及data线与scan线、emit线交叠区的耦合电容。

在一些可选的实施例中，相邻的第一绕线段312之间的距离l≥3μm。适当的增大相邻的间距，可以减小相邻的第一绕线段312之间的耦合电容。

下述实施例中，以第二信号线21为scan线和/或emit线，第一信号线31为data线为例进行说明。

在一些可选的实施例中，请参阅图7和图8所示，图7是本发明一实施例提供的第一屏蔽层的结构示意图；图8是图5中的一种c-c剖视图。第一屏蔽层41设置于绕线区da1，第一屏蔽层41为环绕打孔区na1设置的环状层结构。本实施例中，第一屏蔽层41为环状层结构，能够有效的覆盖各第一绕线段312，且简化制备工艺。

在另一些可选的实施例中，请参阅图9和图10所示，图9是本发明另一实施例提供的第一屏蔽层的结构示意图；图10是图5中的另一种c-c剖视图。第一屏蔽层41设置于绕线区da1，第一屏蔽层41包括多条第一屏蔽线411，各第一屏蔽线411在衬底10上的正投影覆盖第一绕线段312在衬底10上的正投影。进一步的，第一屏蔽线411在衬底10上的正投影与第一绕线段312在衬底10上的正投影重合。本实施例中，采用图案化的第一屏蔽层41，仅在第一绕线段312上方设置第一屏蔽线411，能够节省成本。本实施例中，各第一屏蔽线411可以均直接连接至第一固定电位端，还可以通过第一短路线将各第一屏蔽线411短接后，通过第一短路线连接至第一固定电位端。

在一些可选的实施例中，请参阅图11所示，图11是图5中的另一种b-b剖视图。屏蔽组件40还包括设置于第二布线层20与第一布线层30之间的第二屏蔽层42，第二屏蔽层42与第二信号线21、第一信号线31绝缘设置。第二屏蔽层42连接至第二固定电位端。第二屏蔽层42在衬底10上的正投影覆盖第二绕线段212在衬底上的正投影。本实施例中，在第二信号线21与第一信号线31之间设置第二屏蔽层42，第二屏蔽层42连接至第二固定电位端，能够降低第二信号线21与第一信号线31在绕线区da1交叠产生的耦合电容，以降低像素电路中的耦合电容引起的串扰，改善显示效果。

进一步的，在一些实施例中，第二屏蔽层42设置于布线区aa1与绕线区da1，第二屏蔽层42在衬底10上的正投影还覆盖第二直线段211在衬底10上的正投影。本实施例中，第二屏蔽层42覆盖布线区aa1与绕线区da1的第二信号线21，能够进一步提升屏蔽效果，降低第二信号线21与第一信号线31之间的耦合电容。

进一步的，在另一些实施例中，请参阅图12和图13所示，图12是本发明一实施例提供的第二屏蔽层的结构示意图；图13是图5中的又一种c-c剖视图。第二屏蔽层42设置于绕线区da1，第二屏蔽层42可以为绕打孔区na1设置的环状层结构。本实施例中，第二屏蔽层42为环状层结构，能够有效的覆盖各第二绕线段212，且简化制备工艺。本实施例中，图13中以第一屏蔽层41为环状结构为例进行说明，可以理解的是，第一屏蔽层41还可以为上述实施例中的包括多条第一屏蔽线411的结构。

进一步的，在一些实施例中，请参阅图14和图15所示，图14是本发明另一实施例提供的第二屏蔽层的结构示意图；图15是图5中的再一种c-c剖视图。第二屏蔽层42设置于绕线区da1，第二屏蔽层42包括多条第二屏蔽线421，各第二屏蔽线421在衬底10上的正投影覆盖第二绕线段421在衬底10上的正投影。进一步的，第二屏蔽线421在衬底10上的正投影与第二绕线段212在衬底10上的正投影重合。本实施例中，采用图案化的第二屏蔽层42，仅在第二绕线段212正上方设置第二屏蔽线421，能够节省成本。本实施例中，各第二屏蔽线421可以均直接连接至第二固定电位端，还可以通过第二短路线将各第二屏蔽线421短接后，通过第二短路线连接至第二固定电位端。本实施例中，图15中以第一屏蔽层41为环状结构为例进行说明，可以理解的是，第一屏蔽层41还可以为上述实施例中的包括多条第一屏蔽线411的结构。

在一些可选的实施例中，阵列基板100还包括电源电压信号线、参考电压信号线和低电平信号线。第一屏蔽层41与第二屏蔽层42电连接至电源电压信号线、参考电压信号线和低电平信号线中的其中一者。在一具体实施例中，第一屏蔽层41和第二屏蔽层42均电连接至电源电压信号线。本实施例中，将第一屏蔽层41、第二屏蔽层42电连接至电源电压信号线、参考电压信号线和低电平信号线中的其中一者，还可以减小对应的电源电压信号线、参考电压信号线和低电平信号线的阻抗，提高信号传输效果。

在一些可选的实施例中，第二信号线21的第二直线段211与第二绕线段212可以同层设置，也可以异层设置。第一信号线31的第一直线段311与第一绕线段312可以同层设置，也可以异层设置。

上述实施例中，图8、10、14、15中以第二绕线段212与第一绕线段312在垂直于阵列基板100方向上恰好交叠设置为例进行说明，可以理解的是，第二绕线段212与第一绕线段312在垂直于阵列基板100方向上可以部分交叠。

以下以一具体实施例对第二信号线21、第一信号线31、第一屏蔽层41、第二屏蔽层42与像素电路各层的结构关系进行说明。本实施例的阵列基板100的布线区aa1具有多个像素电路，像素电路可以包括多个薄膜晶体光、电容等结构。像素电路具体可以包括7t1c或2t1c的电路结构，此处“t”是指薄膜晶体管，“c”是指电容，数字是指薄膜晶体管或电容的数量。当然，也可以采用其他电路结构，对此本发明不做限制。

本发明实施例的阵列基板100，布线区aa1包括依次层叠设置于衬底10上半导体层、第一绝缘层、第一金属层、第二绝缘层、第二金属层、第三绝缘层、第三金属层，以用于形成薄膜晶体管与电容等结构。在第三金属层上还设置有第一电极层。本实施例的第二信号线21可以均与第一金属层同层设置，第一信号线31可以均与第三金属层同层设置，则第二屏蔽层42可以与第二金属层同层设置，第一屏蔽层41与第一电极层同层设置。则本实施例中，第一屏蔽层41与第二屏蔽层42均与阵列基板100的现有膜层同层设置，不用新增膜层，不会增加阵列基板100制作的工艺难度。

在另一些可选的实施例中，在第三金属层与第一电极层之间还可以设置有第四金属层，其中，电源电压信号线可以设置于第三金属层和第四金属层，以减小电压电源信号线的阻抗。则本实施例中，多条第二信号线21中可以部分与第一金属层同层设置，另一部分与第二金属层同层设置，例如，scan线和emit线其中一者与第一金属层同层设置，另一者与第二金属层同层设置。第二屏蔽层42可以与第三金属层同层设置，而在绕线区da1，第一绕线段312可以与第四金属层同层设置。第一屏蔽层41与第一电极层同层设置。同样的，本实施例中，第一屏蔽层41与第二屏蔽层42均与阵列基板100的现有膜层同层设置，不用新增膜层，不会增加阵列基板100制作的工艺难度。

本发明还提供了一种显示面板，请参阅图16所示，图16是发明一实施例提供的显示面板的结构示意图。显示面板200具有显示区aa2和非显示区na2，显示面板200包括上述任一实施例的阵列基板100，其中，阵列基板100的布线区aa1和绕线区da1对应显示面板200的显示区aa2设置，阵列基板100的打孔区na1对应显示面板200的非显示区na2设置。

由于本实施例的显示面板200包括上述任一实施例的阵列基板100，因此，具有上述任一实施例的阵列基板100的有益效果，在此不再赘述。

本发明实施例还提供了一种显示装置300，请参阅图17和图18所示，图17是本发明一实施例提供的显示装置的俯视结构示意图，图18是图17中的一种d-d剖视图。本发明实施例的显示装置300包括上述任一实施例的显示面板200。本实施例的显示装置300还包括功能器件310，功能器件310与显示面板200的非显示区na2对应。

功能器件310可以是图像采集装置，用于采集外部图像信息。本实施例中，功能器件310为互补金属氧化物半导体(complementarymetaloxidesemiconductor，cmos)图像采集装置，在其它一些实施例中，功能器件310也可以是电荷耦合器件(charge-coupleddevice，ccd)图像采集装置等其它形式的图像采集装置。可以理解的是，功能器件310可以不限于是图像采集装置，例如在一些实施例中，功能器件310也可以是红外传感器、接近传感器、红外镜头、泛光感应元件、环境光传感器以及点阵投影器等光传感器。此外，显示装置300在显示面板200的非显示区na2还可以集成其它部件，例如是听筒、扬声器等。

依照本发明如上文所述的实施例，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。