033]所述第一电容的一端电性连接于第三节点，另一端电性连接于有机发光二极管的阴极及接地端；
[0034]所述第二电容的一端电性连接于第一节点，另一端电性连接于第二节点；
[0035]所述有机发光二极管的阳极电性连接于第二节点，阴极电性连接于接地端；
[0036]所述第一薄膜晶体管为驱动薄膜晶体管；
[0037]步骤2、进入复位阶段；
[0038]所述扫描信号电压与第二全局信号提供高电位、第一全局信号与交流电源电压提供低电位，所述第一、第二、第三薄膜晶体管打开，第四薄膜晶体管关闭，数据信号电压Vdata逐行写入第三节点与第一电容，第一节点写入参考电压Vref，第二节点写入交流电源电压的低电位；
[0039]步骤3、进入阈值电压检测阶段；
[0040]所述第二全局信号与交流电源电压提供高电位、扫描信号电压与第一全局信号提供低电位，所述第一、第三薄膜晶体管打开，第二、第四薄膜晶体管关闭，数据信号电压Vdata存储于第一电容，第一节点维持参考电压Vref，第二节点的电位提升至Vref-Vth，其中Vth为第一薄膜晶体管的阈值电压；
[0041]步骤4、进入阈值电压补偿阶段；
[0042]所述扫描信号电压与第二全局信号提供低电位、第一全局信号与交流电源电压提供高电位，所述第二、第三薄膜晶体管关闭，第一、第四薄膜晶体管打开，存储于电容的数据信号电压Vdata写入第一节点，第一节点的电位改变至数据信号电压Vdata，第二节点的电位改变至Vref-Vth+Λ V，AV为数据信号电压对第一薄膜晶体管的源极电压即第二节点的电位所产生的影响；
[0043]步骤5、进入驱动发光阶段；
[0044]所述扫描信号电压、第一全局信号、及第二全局信号均提供低电位，交流电源电压提供高电位，所述第二、第三、第四薄膜晶体管关闭，第一薄膜晶体管打开，由于第二电容的存储作用，所述第一节点的电位即所述第一薄膜晶体管的栅极电压维持为:
[0045]Vg = Va = Vdata
[0046]其中，Vg表示第一薄膜晶体管的栅极电压，Va表示第一节点的电位；
[0047]所述第二节点的电位即所述第一薄膜晶体管的源极电压仍为:
[0048]Vs = Vb = Vref-Vth+ Δ V
[0049]其中，Vs表示第一薄膜晶体管的源极电压，Vb表示第二节点的电位；
[0050]所述有机发光二极管发光，且流经所述有机发光二极管的电流与第一薄膜晶体管的阈值电压无关。
[0051]所述第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、及第四薄膜晶体管均为低温多晶硅薄膜晶体管、氧化物半导体薄膜晶体管、或非晶硅薄膜晶体管。
[0052]所述第一全局信号、及第二全局信号均通过外部时序控制器产生。
[0053]所述参考电压为一恒定电压。
[0054]本发明的有益效果:本发明提供的一种AMOLED像素驱动电路及像素驱动方法，采用4T2C结构的像素驱动电路对每一像素中驱动薄膜晶体管的阈值电压进行补偿，通过第三薄膜晶体管向第一节点提供参考电压，能够简化数据信号电压，减小数据信号电压的复杂度，通过第四薄膜晶体管将数据信号电压写入驱动薄膜晶体管的过程与复位及阈值电压检测的过程分开，增加复位时间与补偿时间，能够有效补偿每一像素中驱动薄膜晶体管的阈值电压变化，使AMOLED的显示亮度较均匀，提升显示品质。
[0055]为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
【附图说明】
[0056]下面结合附图，通过对本发明的【具体实施方式】详细描述，将使本发明的技术方案及其它有益效果显而易见。
[0057]附图中，
[0058]图1为一种现有的的用于AMOLED的2T1C像素驱动电路的电路图；
[0059]图2为对应图1所示用于AMOLED的2T1C像素驱动电路的时序图；
[0060]图3为本发明的AMOLED像素驱动电路的电路图；
[0061 ] 图4为本发明的AMOLED像素驱动电路的时序图；
[0062]图5为本发明的AMOLED像素驱动电路的各工作阶段及关键节点电位图；
[0063]图6为本发明的AMOLED像素驱动方法的步骤2的示意图；
[0064]图7为本发明的AMOLED像素驱动方法的步骤3的示意图；
[0065]图8为本发明的AMOLED像素驱动方法的步骤4的示意图；
[0066]图9为本发明的AMOLED像素驱动方法的步骤5的示意图；
[0067]图10为图1所示电路中驱动薄膜晶体管的阈值电压漂移时对应的流经OLED的电流模拟数据图；
[0068]图11为本发明中驱动薄膜晶体管的阈值电压漂移时对应的流经OLED的电流模拟数据图。
【具体实施方式】
[0069]为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
[0070]请参阅图3，本发明首先提供一种AMOLED像素驱动电路，包括:第一薄膜晶体管Tl、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第一电容Cl、第二电容C2、及有机发光二极管OLED。
[0071]所述第一薄膜晶体管Tl的栅极电性连接于第一节点a，源极电性连接于第二节点b，漏极电性连接于交流电源电压Vdd ;
[0072]所述第二薄膜晶体管T2的栅极电性连接于扫描信号电压Vsel，源极电性连接于数据信号电压Vdata，漏极电性连接于第三节点c ;
[0073]所述第三薄膜晶体管T3的栅极电性连接于第二全局信号Vsely，源极电性连接于第一节点a，漏极电性连接于参考电压Vref ；
[0074]所述第四薄膜晶体管T4的栅极电性连接于第一全局信号Vselx，源极电性连接于第三节点C，漏极电性连接于第一节点a ；
[0075]所述第一电容Cl的一端电性连接于第三节点C，另一端电性连接于有机发光二极管OLED的阴极及接地端；
[0076]所述第二电容C2的一端电性连接于第一节点a，另一端电性连接于第二节点b ;
[0077]所述有机发光二极管OLED的阳极电性连接于第二节点b，阴极电性连接于接地端。
[0078]所述第一薄膜晶体管Tl为驱动薄膜晶体管。
[0079]具体地，所述第一薄膜晶体管Tl、第二薄膜晶体管T2、第三薄膜晶体管T3、及第四薄膜晶体管T4均为低温多晶硅薄膜晶体管、氧化物半导体薄膜晶体管、或非晶硅薄膜晶体管。所述第一全局信号Vselx、及第二全局信号Vsely均通过外部时序控制器产生。所述参考电压Vref为一恒定电压。
[0080]进一步地，请参阅图4与图5，所述第一全局信号Vselx、第二全局信号Vsely、扫描信号电压Vsel、及交流电源电压Vdd相组合先后对应于复位阶段Reset、阈值电压检测阶段Vth sensing、阈值电压补偿阶段Programming、及驱动发光阶段Emitting。
[0081]在所述复位阶段Reset，所述扫描信号电压Vsel与第二全局信号Vsely为高电位，第一全局信号Vselx与交流电源电压Vdd为低电位。
[0082]在所述阈值电压检测阶段Vth sensing，所述第二全局信号Vsely与交流电源电压Vdd为高电位，扫描信号电压Vsel与第一全局信号Vselx为低电位。
[0083]在所述阈值电压补偿阶段Programming，所述扫描信号电压Vsel与第二全局信号Vsely为低电位，第一全局信号Vselx与交流电源电压Vdd为高电位。
[0084]在所述驱动发光阶段Emitting，所述扫描信号电压Vsel、第一全局信号Vselx、及第二全局信号Vsely为低电位，交流电源电压Vdd为高电位。
[0085]其中，所述第一全局信号Vselx用于控制第四薄膜晶体管T4的打开与关闭，使得数据信号电压Vdata写入第一薄