电路单元，在进行老化测试的过程中，老化测试信号通过测试电路单元的驱动信号端输入测试电路单元。在老化测试结束后，通过测量测试电路单元各种特性参数的变化，对液晶模块整体的可靠性、有效工作寿命等进行评估。
[0044]液晶模块内的驱动信号线，是指在液晶模块正常显示时，向液晶模块内部结构单元输入驱动信号的信号线。例如，液晶模块内部的结构单元可以是像素单元，也可以是像素单元内的薄膜晶体管(英文全称:Thin Film Transistor，英文简称:TFT)，在液晶模块正常显示时，向像素单元内的薄膜晶体管输入驱动信号的信号线包括栅极(英文:Gate)信号线和源极(英文！Source)信号线。
[0045]测试电路单元的驱动信号端与液晶模块内的驱动信号线连接，这样，液晶模块正常显示时，液晶模块内部的驱动信号在驱动液晶模块内部各种结构单元的同时，通过测试电路单元的驱动信号端与液晶模块内的驱动信号线之间的连接，作为测试信号输入测试电路单元的驱动信号端。
[0046]102、驱动液晶模块工作，在工作时间达到预设时长后，切断测试电路单元的驱动信号端与液晶模块内的驱动信号线之间的连接。
[0047]由于测试电路单元的驱动信号端与液晶模块内的驱动信号线连接，当驱动液晶模块工作时，液晶模块内部的驱动信号就可以作为测试信号驱动测试电路单元，因此无需外接信号发生器向测试电路单元输入测试信号。在工作时间达到预设时长后，切断驱动信号端与驱动信号线之间的连接，测试电路单元的驱动信号端悬空。
[0048]由于测试信号完全是液晶模块内部的真实信号，相比通过由信号发生器输入模拟信号进行测试的方式，无需考虑模拟信号是否接近真实信号，也避免了测试环境对模拟信号所造成的各种干扰，因此提高了对液晶模块测试的准确性。
[0049]103、向液晶模块输入激励信号，激励信号用于测试测试电路单元的特性参数。
[0050]测试电路单元的驱动信号端与液晶模块内的驱动信号线之间的连接被切断，测试电路单元的驱动信号端悬空。
[0051]测试电路单元包括激励信号输入端，用于输入激励信号。在驱动信号端与驱动信号线之间的连接被切断之后，就可以通过激励信号输入端向测试电路单元输入激励信号，对测试电路单元的特性参数进行测试。
[0052]104、从液晶模块接收反馈信号，反馈信号为测试电路单元对激励信号的响应信号。
[0053]激励信号为向测试电路单元输入的信号，反馈信号为测试电路单元输出的信号，反馈信号和激励信号之间的变化关系，反映了测试电路单元的特性参数。通过对反馈信号和激励信号进行分析，即可确定测试电路单元的特性参数。例如，测试电路单元具体为TFT，结合步骤103，TFT特性参数具体可以是栅极电压Vg—定时，不同源级电压Vs值所对应的漏极电流Id值。在具体测试过程中，激励信号为Vg和Vs，反馈信号为Id，进一步地，在不同Vg下分别对Vs对应的Id进行测试，并对测试所得的数据进行分析，可以确定TFT的导通状态、截止状态下所对应的Vg、Vs以及Id的变化关系和取值范围。
[0054]本发明的实施例提供的液晶模块的测试方法，将液晶模块内部的驱动信号作为测试信号，输入测试电路单元的驱动信号端，驱动测试电路单元，因此无需外接信号发生器向测试电路单元输入测试信号。由于测试信号完全是液晶模块内部的真实信号，相比通过由信号发生器输入模拟信号进行测试的方式，无需考虑模拟信号是否接近真实信号，也避免了测试环境对模拟信号所造成的各种干扰，因此提高了对液晶模块测试的准确性。进一步地，根据测试结果对液晶模块可靠性、有效工作寿命等的评估，也更接近真实情况。
[0055]实施例二
[0056]基于图1对应的实施例，本发明的实施例二提供一种液晶模块的测试方法，参照图2所示，具体包括以下步骤:
[0057]201、测试装置加载待测的液晶模块，液晶模块包括测试电路单元，测试电路单元的驱动信号端与液晶模块内的驱动信号线连接。
[0058]在液晶显示器制造中，在经过切割工艺后形成一个个独立的液晶盒，液晶盒在经过与驱动集成电路邦定，印制电路板连接等处理后，形成液晶模块。测试装置加载待测的液晶模块，指通过待测的液晶模块的接口与待测模块连接，并驱动液晶模块正常显示。
[0059]液晶模块包括测试电路单元，可选的，在一种具体的应用场景中，液晶模块的显示面板为栅极驱动集成于阵列基板上(英文全称:Gate driver On Array，英文缩写:GOA)的面板，测试电路单元可以是GOA基本单元、多路复用(英文全称:Multiplexer，英文缩写:MUX)单元、像素单元或者静电释放(英文全称:Electro_Static Discharge，英文缩写:ESD)单元中的至少一种。其中，GOA基本单元可以是GOA电路中的反相器单元，或者进一步地可以是反相器单元中的N型金属-氧化物-半导体(英文全称:N-Mental-Oxide-Semiconductor,英文缩写:NM0S)晶体管或者P型金属-氧化物-半导体(英文全称:P-Mental-Oxide_Semiconductor，英文缩写:PM0S)晶体管。液晶模块包括所包括的测试电路单元，具体的种类，以及每种测试电路单元的数量，可以根据实际的测试需要来确定。通常，测试电路单元分布在面板边缘的空隙区域。
[0060]液晶模块内的驱动信号线，是指在液晶模块正常显示时，向液晶模块内部结构单元输入驱动信号的信号线。可选的，驱动信号线可以是时钟(CLK)信号线、高电平(VGH)信号线、低电平(VGL)信号线、多路复用(MUX)信号线、栅极(Gate)信号线或者源极(Source)信号线中的至少一种。
[0061]测试电路单元的驱动信号端与液晶模块内的驱动信号线连接。可选的，在形成液晶模块的薄膜晶体管阵列(英文全称:Thin Film Transistor Array，英文简称:TFTArray)的图形工艺处理过程中，通过在驱动信号端与驱动信号线之间沉积金属线，将驱动信号端与驱动信号线连接。优选的，驱动信号端可以和液晶模块的扇出区域内的驱动信号线连接，或者和用于进行液晶单元电气测试(英文全称:Unit Cell Electrical Test)的测试信号线连接。
[0062]针对不同的测试电路单元，可以连接不同的驱动信号线。
[0063]以下结合图3至图7对测试电路单元的驱动信号端与液晶模块内的驱动信号线之间的连接进行具体说明。图3至图7中所示的测试单元，均包括驱动信号端和激励信号端。其中，激励信号端悬空，用于在对测试电路单元的特性参数进行测试时输入激励信号，激励信号端以“测试点”字样进行标识。驱动信号端与驱动信号线连接，驱动信号端以所连接的驱动信号的名称进行标识。激励信号端和驱动信号端均可以包括至少一个引脚。
[0064]对于同一种测试电路单元的多个测试电路单元，采用“第一”、“第二”等字样进行区分。当然，本领域技术人员可以理解“第一”、“第二”等字样并不是在对数量进行限定。
[0065]结合图3所示，测试电路单元为GOA电路中的MOS晶体管，具体可以是NMOS晶体管或者PMOS晶体管。
[0066]图3中包括了 4个MOS晶体管，每个MOS晶体管的驱动信号端包括I个节点，该节点一端与MOS晶体管的栅极连接，另一端与液晶模块内的驱动信号线连接。
[0067]其中，第一 MOS晶体管的栅极与CLK信号线连接。
[0068]第二 MOS晶体管的栅极与VGH信号线连接。
[0069]第三MOS晶体管的栅极与VGL信号线连接。
[0070]第四MOS晶体管的栅极与Gate信号线连接。
[0071]同时，4个MOS晶体管的激励信号端均包括3个节点，分别为源极测试点、栅极测试点和漏极测试点。以第一 MOS晶体管为例，源极测试点与源极连接，栅极测试点与栅极连接，漏极测试点与漏极连接。
[0072]结合图4所示，测试电路单元具体为MU